共查询到20条相似文献,搜索用时 531 毫秒
1.
2.
3.
Xilinx SRAM型FPGA抗辐射设计技术研究 总被引:10,自引:2,他引:10
针对Xilinx SRAM型FPGA在空间应用中的可行性,分析了Xilinx SRAM型FPGA的结构,以及空间辐射效应对这种结构FPGA的影响,指出SRAM型的FPGA随着工艺水平的提高、器件规模的增大和核电压的降低,抗总剂量效应不断提高,抵抗单粒子效应,尤其是单粒子翻转和单粒子瞬态脉冲的能力降低。分析了FPGA综合后常见的Half-latch在辐射环境中的影响并结合实际工程实践给出了解决上述问题的一些有用办法和注意事项,如,冗余设计、同步设计、算术逻辑运算结果校验、白检等。最后还提出一种基于COTS器件的“由顶到底”的星载信号处理平台结构,分析了这种结构在抵抗辐射效应时的优势。有关FPGA抗辐射的可靠性设计方法已经在某卫星通信载道中成功应用,并通过了各种卫星环境试验,该技术可以为有关航天电子设备设计提供参考。 相似文献
4.
SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转效应影响,造成软件在轨故障进而影响任务成败,因此在空间应用时普遍采用三模冗余技术进行设计加固来提高软件可靠性。使用Xilinx TMRTool工具实现SRAM型FPGA的三模冗余是目前流行的三模冗余实现方式,该方式无需额外编写代码,简化了设计师的工作。分析了Xilinx TMRTool对软件网表文件的改变流程和机理,对比了三模冗余处理前后FPGA寄存器的不同布局布线结果,分析了三模冗余工具对寄存器置位和复位的影响,给出了以SRAM型FPGA为核心控制器的产品设计建议。 相似文献
5.
6.
SRAM型FPGA的单粒子效应及TMR设计加固 总被引:1,自引:0,他引:1
宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列(FieldProgrammable Gate Array,FPGA)器件工作的可靠性。文章研究了静态随机存储器型(Static Random AccessMemory,SRAM)FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余(Triple Module Redundancy,TMR)设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。 相似文献
7.
SRAM型FPGA单粒子效应试验研究 总被引:6,自引:0,他引:6
针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
相似文献
相似文献
8.
9.
针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。 相似文献
10.
Xilinx FPGA自主配置管理容错设计研究 总被引:2,自引:0,他引:2
针对SRAM型FPGA在空间辐射环境下容易受到单粒子效应影响的问题,在分析可重配置的Xilinx FPGA的结构和故障模式的基础上,提出一种基于自主配置管理的Xilinx FPGA容错设计方案。综合运用诸如逻辑电路三模冗余、块存储器EDAC校验、动态回读、动态局部重配置及周期全局重配置等方法实现故障的屏蔽、检测和修复。该方案覆盖了FPGA的各种单粒子效应故障模式,并且在芯片内部实现了自主配置管理,具有体积小、成本低、可靠性高的特点。 相似文献
11.
SRAM型FPGA内嵌CPU软核开发成本低、开发过程灵活,可以替代独立的DSP或CPU器件,执行星载设备核心控制功能。但这种内嵌CPU软核容易受到空间单粒子翻转效应(SEU)的影响。SEU可能导致内嵌CPU软核的硬件或软件故障,对其在轨应用影响较大。提出一种针对SRAM型FPGA内嵌CPU软核的SEU防护方案,通过"三模冗余+动态刷新"对CPU软核的硬件结构进行防护,通过冗余自刷新模块替换对CPU软核的存储区进行防护。该方案经过了软件注错验证及粒子辐照试验验证,证明其能够有效提高SRAM型FPGA内嵌CPU软核对SEU的容错能力。 相似文献
12.
13.
航天设备与地面设备相比,制造成本高,对空间环境的适应性要求也高。为了延长航天器寿命,提高其在轨工作的可靠性,需要考虑航天器在空间环境下的可维护性需求。针对航天资产在轨软件实现功能维护的需求,研究空间环境应用背景下的高可靠在轨可重构技术。基于FPGA芯片在航天器领域中应用的广泛性、灵活性及可靠性,设计了一种FPGA架构下的高可靠在轨重构系统。该系统的优势在于充分利用星载设备中普遍使用的“SRAM型FPGA+反熔丝FPGA”的硬件架构,在实现SRAM型FPGA动态刷新功能的基础上仅通过软件更改来增加在轨重构功能,极大降低了硬件更改的成本,扩展了可重构功能的应用范围。在某航天器星载设备中应用该在轨重构系统,通过实际飞行经历,验证了该架构系统设计方案的可行性、可扩展性及可靠性。 相似文献
14.
采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转(SEU)设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。 相似文献
15.
SRAM型存储器空间应用通常采取纠一检二(SEC-DED)的方法,克服空间单粒子翻转(SEU)对其产生的影响。随着SRAM型存储器工艺尺寸的减小、核心电压的降低,空间高能粒子容易引起存储器单个基本字多位翻转(SWMU),导致SEC-DED防护方法失效。在研究辐射效应引起的SRAM型存储器多位翻转模式特点的基础上,提出一种基于改进型(14,8)循环码的系统级纠正一位随机错和两位、三位突发错同时检测随机两位错(SEC-DED-TAEC)的系统级容错方法。基于该方法的存储器系统容错设计具有实现简单、实时性高的特点,已成功应用于某型号空间自寻的信息处理系统。仿真试验及实际应用表明,该方法可以有效防护SRAM型存储器件SWMU错误,有效提高了空间信息处理系统可靠性,可以为其它空间电子系统设计提供参考。 相似文献
16.
随着软件无线电技术的发展,SRAM型FPGA在星载测控设备中应用越来越广泛。而太空辐射环境中存在的高能粒子极易使其产生单粒子翻转效应,导致系统运行异常或功能中断。分析传统SRAM型FPGA抗单粒子翻转策略的局限性,在结合测控任务特点的基础上,提出底层刷新与应用层预判重载的综合解决方案,并给出实现方法和流程图。通过高能离子试验和实际在轨应用验证,在确保一定性能的前提下,卫星自主发现故障并恢复至正常的概率在99%以上,能达到较好的抗单粒子翻转效果。 相似文献
17.
针对基于SRAM型FPGA实现的系统的单粒子效应敏感度评估,采用北京放射性核束装置CYCIAE-100回旋加速器提供的中能质子进行辐照试验研究。以典型SRAM型FPGA器件XC4VSX55为试验样品,获得其本征单粒子翻转截面以及特定应用下的翻转位数与功能错误数的比例关系;并将结果与在瑞士PSI质子辐照装置获得的试验结果进行比较。此外,提出针对基于SRAM型FPGA实现的系统的两步骤单粒子翻转敏感度评估方法,可以定量评估器件在轨功能错误数。本工作同时表明CYCIAE-100提供的长射程的质子,对于倒装器件的单粒子翻转敏感度评估具有重要价值。 相似文献
18.
SRAM FPGA电离辐射效应试验研究 总被引:1,自引:0,他引:1
针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU(单粒子翻转);LET为4.17 MeV·cm2/mg,出现SEFI(单粒子功能中断),通过重新配置,样品功能恢复正常;LET在1.66~64.8 MeV?cm2/mg范围内,未出现SEL(单粒子锁定);试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余(TMR)配合定时重新配置(Scrubbing)。关键部位如控制系统慎用SRAM FPGA。 相似文献
19.
《航天器工程》2016,(4):74-80
针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。 相似文献