基于改进型(14,8)循环码的SRAM型存储器多位翻转容错技术研究

SRAM型存储器空间应用通常采取纠一检二(SEC-DED)的方法,克服空间单粒子翻转(SEU)对其产生的影响。随着SRAM型存储器工艺尺寸的减小、核心电压的降低,空间高能粒子容易引起存储器单个基本字多位翻转(SWMU),导致SEC-DED防护方法失效。在研究辐射效应引起的SRAM型存储器多位翻转模式特点的基础上,提出一种基于改进型(14,8)循环码的系统级纠正一位随机错和两位、三位突发错同时检测随机两位错(SEC-DED-TAEC)的系统级容错方法。基于该方法的存储器系统容错设计具有实现简单、实时性高的特点,已成功应用于某型号空间自寻的信息处理系统。仿真试验及实际应用表明,该方法可以有效防护SRAM型存储器件SWMU错误,有效提高了空间信息处理系统可靠性,可以为其它空间电子系统设计提供参考。     

卫星抗辐射加固技术

分析了FY－1C卫星运行轨道空间辐射环境，介绍了整星、单机、器件抗辐射要求。卫星研制过程中，对各单抗和系统在技术设计、元器件设计、软件编制等的抗辐射加固设计要求。特别对有CPU和存储器的单粒子翻转效应（SEU）和闩锁效应（SEL）试验。仪器和系统的软件均用故障注入的方法完成了抗SEU的仿真试验。     

一种基于FPGA的抗辐射加固星载ASIC设计方法

针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。     

SRAM的SEU效应及加固技术三维数值模拟

利用TCAD软件,构建了特征尺寸为0.18μm的三维器件模型,采用器件与电路联合仿真的方法,对重离子在静态随机存储器(SRAM)中引起的单粒子翻转(SEU)效应进行了模拟,分析了SRAM单粒子翻转的机理。仿真了各种阻值的反馈电阻对SRAM抗SEU的效果,确定了SRAM单元抗SEU反馈电阻的阻值。仿真结果表明,搭建的仿真平台可为加固型SRAM电路的研制提供仿真平台和设计依据。     

总剂量与单粒子协合效应对SRAM单粒子翻转敏感性影响的仿真研究

静态随机存储器（SRAM）在空间环境中可能会受到总电离剂量（TID）效应和单粒子效应（SEE）协合作用的影响,导致器件单粒子翻转（SEU）的敏感性发生改变。文章针对90 nm的SRAM器件,通过器件级和电路级的综合仿真手段,利用计算机辅助设计（TCAD）和集成电路模拟程序（SPICE）软件研究TID和SEE的协合作用对SRAM器件SEU敏感性的影响机制。发现：当TID和SEE作用在器件相反工作阶段（即存储相反数据）时,SEU敏感性随着总剂量的增加而增强;当TID和SEE作用在器件相同工作阶段（即存储相同数据）时,SEU敏感性随着总剂量的增加而减弱。其原因主要是SRAM的一个下拉NMOS管受到总剂量辐照发生损伤后,引起电路恢复时间和反馈时间的改变,并且恢复过程和反馈过程对SEU敏感性的贡献程度不同。以上模拟结果可为存储器件的抗辐射加固设计提供参考。     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

脉冲激光诱发65 nm体硅CMOS加固触发器链的单粒子翻转敏感度研究

针对65 nm体硅CMOS工艺触发器链,利用脉冲激光研究了敏感节点间距、加固结构和测试数据类型等因素对电路的单粒子翻转效应（SEU）敏感度的影响。研究表明：敏感节点间距增大可有效提高双互锁存（dual interlocked storage cell, DICE）结构触发器链的抗SEU性能,但当敏感节点间距较大（如＞4.0 μm）时,间距增大的器件加固效果减弱;触发器单元中NMOS管经保护漏结构加固、PMOS管经保护环结构加固后其SEU敏感度明显降低;不同数据测试模式下触发器链的SEU敏感度不同,这可能与不同模式下单元中的敏感晶体管类型不同有关。此外,脉冲激光作为一种地面模拟手段,可有效用于确定单粒子敏感器件设计的最佳间距和验证防护效果。     

一种SRAM型FPGA内嵌CPU软核的SEU效应防护设计与验证

SRAM型FPGA内嵌CPU软核开发成本低、开发过程灵活,可以替代独立的DSP或CPU器件,执行星载设备核心控制功能。但这种内嵌CPU软核容易受到空间单粒子翻转效应(SEU)的影响。SEU可能导致内嵌CPU软核的硬件或软件故障,对其在轨应用影响较大。提出一种针对SRAM型FPGA内嵌CPU软核的SEU防护方案,通过"三模冗余+动态刷新"对CPU软核的硬件结构进行防护,通过冗余自刷新模块替换对CPU软核的存储区进行防护。该方案经过了软件注错验证及粒子辐照试验验证,证明其能够有效提高SRAM型FPGA内嵌CPU软核对SEU的容错能力。     

一种基于多处理器的星载计算机抗辐射加固设计方案

采用4DSP+FPGA结构方案,在满足系统高可靠性的前提下,运行一种"3+1"的工作模式,针对备份DSP提出一种可选的"轮转切换"方案,利用预读节省DSP进行数据读取的时间,实现星载计算机的抗辐射加固设计与高性能设计的平衡。     

低轨互联网卫星在轨单粒子翻转分析及防护措施

空间单粒子翻转（SEU）对于在轨卫星寿命和可靠性有着较大的影响,然而,针对低轨互联网卫星1000～1200 km的典型极地轨道空间SEU,目前缺少在轨试验验证结果。文章对某型号的两颗卫星在轨7个月以来的SEU事件记录数据进行处理和分析,给出互联网卫星1050～1425 km不同轨道高度上的SEU事件发生的频度、区域及概率,结合在轨运行情况提出互联网卫星在轨单粒子翻转的软硬件防护设计措施。数据表明,在当前低轨互联网卫星的典型轨道高度上,对于抗单粒子翻转阈值为0.7 MeV·cm2/mg的低阈值SRAM器件,在轨SEU事件大部分发生在SAA区域,发生概率约为7.63×10-7 bit-1·d-1。结合卫星在轨空间防护设计经验,通过加强元器件选用控制、软硬件冗余设计、关键器件限流等措施,可以有效提高低轨互联网卫星的在轨可靠性。     

国产数字信号处理器在轨验证技术研究

文章通过研究某国产数字信号处理器（XX-DSP）体系结构、DSP地面测试方法和空间环境对DSP的典型影响,设计了一种针对国产DSP类器件的在轨验证方法。验证系统硬件平台采用1∶1热备份设计,提高系统可靠性;验证方法借鉴当前地面应用广泛的功能测试方法,覆盖DSP的全部功能单元;另外考虑空间环境中的电离总剂量效应和单粒子效应影响,对DSP的片内RAM和内部寄存器的单粒子翻转（SEU）进行统计,并最终给出单粒子翻转率,同时检测DSP单粒子锁定（SEL）;最后通过运行DSP典型应用算法——有限长单位冲激响应（FIR）滤波算法验证DSP的系统功能,全面考核国产DSP的空间环境适应性。     

基于TMS320C6701的高速信号处理系统的设计与实现

介绍一种基于 TI高性能浮点 DSP- TMS32 0 C6 70 1的高速信号处理系统。该系统完全采用软件的方法实现对中频调频信号的采集、传输、谱分析、解调等一系列的处理 ,并将处理结果通过串口上传给计算机。为了解决 DSP总线冲突的问题 ,该系统采用了两级 DMA来实现采集数据的存储。试验证明 ,该信号处理板能够在 16 0 MHz下完成调频信号的采集、传输和处理 ,且满足实时性的要求     

新型星载信息处理与控制微系统设计

研究星载信息处理与控制系统利用微系统技术解决空间装备小型化、高可靠、高性能与高效热管理的问题.首先介绍基于新型星载器件的数据处理与控制系统架构,然后通过以晶圆级处理、芯片堆叠、微凸点制备与微组装等为核心的三维微纳集成技术,将系统核心硬件部分缩小为原尺寸的20％,从而大幅减少体积、尺寸和重量.利用高导热封装材料,解决空间...     

SOI工艺抗辐照SRAM型FPGA设计与实现

为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能，本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间，实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比，电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ，加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现，其抗辐照指标分别为：抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ，抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ，抗电离总剂量能力大于200 krad(Si)。     

静态存储器单粒子翻转率预示的在轨验证

SRAM型FPGA配置区的单粒子翻转可能对系统的功能产生严重的影响,因此必须进行针对性的加固措施,而加固的重要依据之一是在轨翻转率结果。文章将地面获得的Hitachi 4Mb SRAM HI628512单粒子翻转率预示结果与搭载在极轨卫星SAC-C等上的飞行试验的结果进行了比较。分析表明基于国内地面试验数据和FOM方法预示的在轨翻转率与国外的在轨监测数据接近,多位翻转的试验结果也得到了在轨试验数据的验证。这些结果表明我国在单粒子翻转的模拟试验技术和在轨翻转率预示方面取得了相当的进展,可以为卫星电子系统抗辐射加固设计提供有力的保障。     

一种面向卫星应用的新型存储器和FPGA设计与实现

可靠性对在轨卫星的安全意义重大。由于空间环境辐射和单粒子效应,卫星系统多次发生在轨异常,对在轨卫星系统工作的连续性、稳定性和安全性造成了严重影响。文章针对卫星在轨空间环境和单粒子问题,提出一种基于铁电材料的高可靠、抗辐射的CPU和FPGA解决方案。一方面,设计了和通用接口兼容的新型铁电存储器,其抗辐射总剂量大于10000Krads（Si）,对单粒子效应几乎具有完全的免疫能力;另一方面,设计了基于铁电编程单元的新型FPGA,该FPGA不需要外部PROM,具有很好的经济性和应用前景。     

数字信道化接收机的数字处理

为了保证系统的实时性,数字信道化接收机要求具有实时分析处理大量数据的能力。设计实现了一种新的高速数字并行分析系统,该系统能对输入信号的频谱进行分析,检测出雷达信号与干扰信号,并输出其相关参数信息。构建的FPGA+DSP处理系统的结构灵活,开发周期较短,易于维护和扩展,并适于模块化设计。     

开放式超高速空间智能数传系统研究

开放式超高速空间智能数传系统具有针对超高速载荷数据输入、基于开放式架构设计实现在轨智能信息处理的特点。文章中研究超高速复杂数据流控制与路由交互技术,采用具备空间环境适应性的高可靠光电模块等高速传输接口,先进的星型路由处理拓扑架构,制定统一数据标准协议,构建开放式超高速星载处理系统平台的方法。通过平台集成共用、架构在轨重构、软件上注更新方式实现各种先进智能处理算法应用。研究多源数据分类存储和管理技术,解决了海量多组高速数据存储和检索问题,满足高达数百Tb的超大数据存储检索能力。通过设计仿真和试验验证了系统功能性能。实现了具有数百Gbps高实时性载荷数据信息处理能力、灵活空间智能处理功能和开放式架构的新型空间智能数传系统。