AFDX交换机链路调度模块的设计与验证

设计一种确保AFDX交换机数据帧发送和接收顺序保持一致的虚拟链路调度模块,实现对各端口虚拟链路校验请求的有序处理。通过HDL描述,设计完整的硬件电路,并利用FPGA加以实现。对设计进行仿真,并加入断言检测。结果表明,此设计符合AFDX交换机端口对数据帧请求处理的要求,有效地保证了AFDX交换机各端口公平调度,满足航空电子数据确定性的要求。     

基于FPGA架构的高可靠在轨重构系统设计

航天设备与地面设备相比,制造成本高,对空间环境的适应性要求也高。为了延长航天器寿命,提高其在轨工作的可靠性,需要考虑航天器在空间环境下的可维护性需求。针对航天资产在轨软件实现功能维护的需求,研究空间环境应用背景下的高可靠在轨可重构技术。基于FPGA芯片在航天器领域中应用的广泛性、灵活性及可靠性,设计了一种FPGA架构下的高可靠在轨重构系统。该系统的优势在于充分利用星载设备中普遍使用的“SRAM型FPGA+反熔丝FPGA”的硬件架构,在实现SRAM型FPGA动态刷新功能的基础上仅通过软件更改来增加在轨重构功能,极大降低了硬件更改的成本,扩展了可重构功能的应用范围。在某航天器星载设备中应用该在轨重构系统,通过实际飞行经历,验证了该架构系统设计方案的可行性、可扩展性及可靠性。     

大带宽数字信道化接收及重构系统的实现

基于多相滤波的数字信道化结构具有动态范围大、灵敏度高、多信号同时处理、瞬时带宽大等优点。设计了一种大带宽数字信道化接收重构高效系统。该系统使用正交镜像滤波器实现信号接收及精确重构;利用国产化高速ADC和DAC芯片完成信号形式的转换;利用高性能FPGA芯片完成数字信道化处理。理论仿真和硬件测试结果表明,该系统具有接收和重构多个雷达信号的能力,具备较高的工程应用价值。     

基于反熔丝型FPGA的有效载荷可重构技术

针对在轨卫星功能维护、扩展和更新的需求，设计一种星载FPGA可重构方法。通过硬件三模冗余、软件三模比对，提高星载信号处理FPGA配置的可靠性；通过地面向卫星配置FPGA发送擦除、写、读指令，实现星载配置数据存储FLASH芯片的擦除、写、读操作，从而实现星载信号处理FPGA的重构，进而可以实现有效载荷功能的在轨更新或升级，减少硬件重复开发，降低成本。     

微型固体推力器阵列寻址点火控制系统研究

为了实现对大规模微型固体推力器阵列的快速逻辑寻址,并进行可靠点火,以FPGA为主控制器,利用USB接口进行高速通信,进行了微型固体推力器阵列寻址控制系统及点火电路的研究,完成了系统的硬件及软件设计,分析了推力响应时间。研究结果表明,该系统能实现对大规模微型固体推力器阵列进行快速有效的点火控制,设计的点火电路与推力器阵列行列寻址的控制方式相适应。     

基于FPGA的数据接口电路设计

鉴于FPGA设计数字电路的多种优势,针对星上相机输出数据格式和地面采集系统接收数据格式不一致性,改变传统的设计方式,进行了基于FPGA的数据接口电路设计。文章描述了电路设计的基本原理、实现方案、时序仿真,并对电路设计中遇到的关键问题的解决进行了阐述。其中实现方案包括FPGA外围电路硬件设计和FPGA芯片内软件时序设计。     

一种基于FPGA的硬件开环位同步电路设计与实现

针对短时突发数据接收对位同步电路的要求,设计一种基于FPGA的硬件开环位同步电路。从时序关系,状态转化等方面分析其同步过程和原理,推导其相位误差、同步建立时间、同步保持时间等主要性能参数,并在现有通用FPGA芯片上实现完成设计方案。该同步电路完成无线数据接收中位同步从软件模块向硬件模块的转化,提高了位同步对高速数据及短时突发数据接收的适应能力,硬件测试结果验证了其正确性和有效性。     

微型高速图像压缩系统

提出了一种基于多分辨率分解的静止图像压缩算法,在8倍压缩的条件下能够保证较高的图像质量。该算法与现有的静止图像压缩算法相比,在较大程度上降低了对数据传输误码率的敏感性,并且能够在现有器件工艺水平下采用硬件电路来实现。详细介绍了利用FPGA实现的该算法的演示系统。     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。     

基于TMS320C5402的温度监测及调节系统

本文详细介绍了一种利用TI公司生产的16位定点DSP芯片TMS320C5402以及数字式温度传感器DS1820实现的温度监测及调节系统的硬件和软件实现方法。该系统以TMS320C5402为核心，配以检测电路、显示电路、报警电路、控制电路，从而实现智能温度监测及控制服务。由于系统硬件开销小，实时处理能力强，因此具有较高的应用价值。     

雷达信号频率实时精确测量电路的设计与实现

重点介绍以Xilinx公司的Virtex5系列FPGA和ADI公司的TigerSHARC系列浮点型DSP芯片ADSP-TS201S为核心,设计的一种符合CPCI规范的标准6u信号处理硬件电路平台.在这一硬件电路平台上,实现了雷达信号中频频率的实时精确测量.通过脉冲积累,利用脉冲之间的相参性,雷达信号中频频率测量精度可以...     

基于可满足性问题求解器的星上FPGA永久损伤容错技术研究

现代卫星广泛使用的FPGA在空间高能粒子的影响下,会产生门电路的永久性损伤。而传统的三模冗余等容错方法不但成倍增加了系统硬件开销,还存在因冗余器件耗尽而失效的风险。因此,提出一种利用FPGA自身冗余资源,修复永久性损伤的容错方案。该方案通过建立FPGA内部资源的功能模型,将容错问题转化为数学上的可满足性问题。并且利用经过改进的GSAT算法对该问题求解,可以获得在功能上与损伤前完全相同的电路结构,及其所对应的FPGA配置文件。将该文件重新下载到FPGA中,可以屏蔽损伤带来的影响,从而达到利用FPGA自身冗余资源容错的目的。通过实验和分析可以看出,本文方案具有对损伤修复成功率高、计算量小和需要内存空间少的特点,因此符合星上计算能力和硬件资源十分有限的实际情况。     

基于SRAM的FPGA片上容错技术

针对基于SRAM的FPGA的结构特点，对三模冗余进行了改进，提高了可靠性。提出了一种有多个重构模块可以容忍多个故障的局部重构方法，阐述了其实现方法，并做了性能分析，运用此方法设计了自主研发项目中的遥测、遥控电路，并在美国Xilinx公司的Virtex系列FP-GA上演示了其实施过程。     

基于VHDL的串行通信接口UART设计

专用的UART芯片成本高、电路复杂、移植性较差,UART(通用异步收发器)因可靠性高、传输距离远、线路简单而广泛应用于串行数据通信电路,文章设计了一种基于VHDL(标准硬件描述语言)在FPGA(现场可编程门阵列)上实现UART的方法,将UART的核心功能嵌入到FPGA内部,不但实现了电路的异步通讯的主要功能,而且使电路具有移植性和简洁性。     

基于电子倍增CCD的微光成像遥感器焦面电路设计

文章介绍了一种以EMCCD为探测器件的星载遥感器焦面电路实现方案。利用FPGA基于VHDL语言设计了驱动时序发生模块,运用直接数字频率合成技术、LVDS总线传输技术和大幅值信号放大技术构建了EMCCD硬件驱动电路。为满足卫星在线配置的需求,电路设置了遥控遥测接口模块。在EMCCD读出模块和焦面电源模块设计中提出了一定的降噪方法。最后,对EMCCD焦面电路样机进行测试,证实了该设计的有效性和可行性。     

SRAM型FPGA空间应用的抗单粒子翻转设计

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转(SEU)的影响,造成FPGA逻辑错误和功能中断,因此空间应用时必须对其进行抗单粒子翻转加固设计,提高其空间应用的可靠性。文章综述了几种FPGA抗单粒子翻转的设计方法,包括三模冗余设计、动态刷新设计和动态部分可重构设计等。利用构建的测试系统,验证以上多种FPGA抗单粒子翻转设计方法的工程可实施性。     

基于FPGA实现遥测数据解扰分接的设计

为满足高码速率数据流的分接要求，提出了一种由现场可编程逻辑阵列（FPGA）实现遥测数据解扰分接的设计方案。该方案用-XILINX SpartanⅡ XC2S50芯片实现搜索帧同步、数据解扰和数据分接单元，用超高速集成电路硬件描述语言（VHDL）进行编程，可处理码速率768kb／s的数据流。因用单片FPGA实现。减小了电路体积。     

基于InGaAs器件的空间高速捕跟探测组件设计与实现

提出一种基于InGaAs焦平面器件的空间高速捕跟成像组件设计方法,阐述了系统工作原理及主要模块实现方式,分析了测试方法和验证结果.方案以InGaAs焦平面器件为核心,采用主控FPGA控制工作模式及交互通信、4路图像信号经前置单端电流驱动以及差分功率放大和AD转换后输入主控FPGA进行图像信号处理输出.针对空间环境特点,通过器件选用、电路优化、抗单粒子设计等防护措施进行了系统加固.基于刷新重构FP-GA设计了具备灵活在轨图像校正补偿、系统优化重构,主控FPGA程序定时刷新的功能模块.实现产品具有全幅高帧频6 kfps输出、-85 dBm像元灵敏度、69 dB宽动态范围的性能,具备低延迟高帧频快速图像处理的特性,可满足空间多轨道激光通信捕获跟踪及短波红外遥感成像需求.     

基于FPGA的实时图像预处理系统的设计

针对基于DSP实现的实时视频信号处理系统中原始视频数据量大的问题，本文阐述了用FPGA解决该类问题的优势，并举例用FPGA实现图像滤波的数据预处理实例。该设计已通过硬件实现，结果表明是正确有效的。     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术,被广泛应用于现代电子系统及设备的频率源设计中.将DDS设计下载到FPGA中,将使系统更为可靠.应用中如何利用有限的FPGA硬件资源,得到高速、高质的DDS是经常要面对的问题.在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源.硬件测试证明,该方法可行并完全达到设计要求.