通用多微计算机系统

本文将描述通用多微计算机系统的硬件和软件.该系统的模块结构可适于许多不同应用,其性能是要求若干微处理机一块工作.硬件基于单际准总线,从理论上讲,这种总线可连接无数个有共享存贮器的微型计算机(所有的微处理机都有其专用存贮器).标准总线 HUBUS 与微处理机相互独立它可使用不同结构的微处理机.处理同时性总线请求的调度机构由一种简单而有效的环链优先方案来解决这种分布式系统的软件基于静态地将进程分配给微型计算机(或处理机).用汇编语言或高级语言 PORTAL 进行编程.所说高级语言也就是采用实时应用的 PORTAL 语言.该系统用来执行一数字电话集中器的功能,它通过—个 PCM32/30通道把250个数字电话用户连接到邻近电话局.     

IBM370系统虚拟存贮器

本文报导一种快速存贮器,几台更高价的处理机,价格低廉的磁盘系统,并宣布停止370系统155型和165型机的研制。IBM 公司在1972年8月2日进入一个新的重要历史时期。它     

对称容错多重处理机的系统结构P件

为了故障检测和瞬时故障屏蔽的目的,提出了混合冗余多重处理机,每个处理机件和每个存(贝宁)模块是三重的。重新配置允许用备件代替失效件,并允许在备件耗尽后库存件重新组合。能容纳任意数目的处理件和存(贝宁)模块。混合冗余总线系统使处理机和存(贝宁)器互连,在那里总线的最初冗余是个设计参数。称为总线管理件(BGU)的舌门电路于许多地方,控制重新配置和测试,从而消除同时发生在一个模块上的失效事件的敏感性。重点应放在动态测试上,这种方法比其它容错计算机系统简单。用语索引——总线分配和转换、数字控制系统,故障检测,容锚计算机、高可系统,混合冗余,多重处理机、系统测试。     

一种带PI总线母板通信的SEM—E模块式航空电子计算机

本文着重叙述以MIL-STD-1750A为基础的任务处理机系统结构。它最早由得克萨斯仪表公司(TI)于1989年3月生产;采用模块间通信用的双重VHSIC第2阶段TM总线和双重VHSIC第2阶段PI总线。任务处理机包括在空气冷却机箱内的18个表面安装SEM-E模块和带18层G10母板的5个高密度电源。系统级接口包括一个模块间通信用的双重PI总线;一个模块间操作测试和维修用的双重TM总线;一个连接外部软件开发平台的IEEE-488接口;两个差分式小型计算机系统接口(SCSI)总线;三个双余度MIL-STD-1553B串行通信总线,和若干离散的数字与模拟I/O接口。 本文介绍了每个基本PI总线消息的所定义的周期序列与系统中这些消息类型的观测周期结构的对比。考察了链接PI总线消息序列的影响。最后介绍了在各种条件下PI总线数据传输量对模块性能的影响。     

低空突防实时航迹规划计算机方案设计研究

地形跟踪/地形回避、威胁回避(TF/TA2)实时航迹规划计算机是综合TF/TA2低空突防系统的控制核心.系统按照由它产生的最优航迹产生制导指令,并控制飞行器按此最优航迹完成突防任务.本文提出了一种实时航迹规划计算机的设计方案.该方案采用由共享存储器耦合的三个智能模块(即智能总线接口、航迹规划处理机和数据处理机)并行运行的结构,以提高系统的运行速度,满足低空突防对航迹规划计算机的实时性要求.其中,航迹规划处理机和数据处理机的双机互备份降级运行方式提高了系统的可靠性.此外,以闪存为存储介质的内存数据库使系统检索和读取机载数据的速度大大提高,且闪存的非易失性保证了机载数据的可靠性.     

采用微处理机的智能存贮器系统可以不停顿地工作

由于半导体存贮器存贮的数据越来越多,其可靠性要求越来越难以实现,所以系统设计者们正考虑用微处理机帮助解决。微处理机可以增加存贮器系统的智能,构成各种各样的存贮器结构。这样就可以增加系统可靠性,使之易于维护及产生一些与存贮器系统无关的新功能。存贮系统智能化立即为设计者提     

功能分布系统PPS的可靠性问题

本文讨论实现多处理机系统高可靠性的一些技术。这种多处理机系统由许多小型、专用的处理机构成。文中展示出来用多个处理机和连接器勿于达到高可靠性的系统结构,此外,提出了实现故障—安全设计的几种技术。主要的技术是:处理机间应急通信机构;处理机功能动态改变机构。文章还介绍了这些技术如何用于处理机故障的检测、重构和恢复处理,在这些处理中,系统使用一些轻负载处理机执行出故障处理机所分配的任务,而不是使用通常的备用硬件。     

磁盘存贮器的MTBF评价(试验)

1.前言:若站在用户角度考虑,在信息处理系统的方案设计时,就必须明确了解包括存贮器在内的系统各个装置的可靠性,这一点很重要。存贮器的可靠性及其性能和经济性一样,都是评价存贮器的重要内容。存贮器的可靠性对信息处理系统的可靠性设计、维护技术及系统的经济性都有很大影响。     

支援目前和未来处理机的开发系统

当前的硬件模块和软件工具都仿真 MC 68000;而未来的将增加一个多用户操作系统人们打算用 EXCRmacs 开发系统来帮助设计基于 MC 68000/b位微处理机的系统。但它同以前的研制工具和微处理机并不矛盾,重要的是设计它来支援未来的处理机芯片。在那些还未推销的器件准备使用叶,EXCRmacs 开发系统编制了一种新型的5兆赫兹总线结构,这种结构称作32个地址     

SIFT:飞机控制用的容错计算机的设计和分析

SIFT(软件实现容)是飞机关链性的控制应用的一种可(亻告)性计祘机,这种计祘机是通过处理件中间的任务重复而实现容。主处理件是一发现有的小型计祘机,和一些对1/0系统起接口作用的标准微型计祘机。采用专门设计的冗余总线系统互连各处理件实现故障隔离。错误检测和分析以及系统重新组合都用软件来实现,重复任务冗余地执行。对每个重复结果使用之前都要实行表决。因此,用三任务可容许在处理件或总线中有任何单个故障,且容许在重新组合之后接着发生的故障。由各分隔处理独立执行的任务处理机只要求松驰同步。文中叙述了一种新的容同步法。SIFT软件结构非常大,且在形式上规定使用SRI所提出的SPECIAL语言。     

一种槽道式处理机匣的准定常流动模型Ⅱ: 跨声转子处理机匣的优化设计

对带气室的槽道式处理机匣的结构进行了参数化,然后采用所发展的处理机匣流动模型对槽道式处理机匣进行了数值模拟分析,获得了槽道式处理机匣各主要结构参数对处理机匣扩稳作用和转子效率的影响.基于原基准处理机匣,并选取各个结构参数经分析得到的最优值设计了一个优化的处理机匣.实验结果表明：优化的处理机匣设计在60%,80%,98%设计转速下都在原基准处理机匣的基础上进一步提高了转子的失速裕度,并且带有优化处理机匣的转子峰值效率比基准处理机匣、甚至实壁机匣的情形都有所提高.另外,为考察处理机匣槽道数的影响,对一个在优化处理机匣的基础上缩减槽道数而得到的处理机匣设计也进行了实验研究.     

微型计算机存贮器的想法

1.前言近几年半导体存贮器在电子计算机使用的存贮器中占首位,并且大量进入各种存贮器市场。半导体存贮器与磁心存贮器所代表的现有存贮器相比,有下列特点: 1) 小型化的可能性 2) 低功率性 3) 高速性其中,特别是1)、2)两点同微型计算机的商品特点完全一致。然而,作为微型计算机使用的存贮器来说,半导体存贮器起主要     

Ada可作为信号处理语言吗?

本文叙述用于多重处理机系统的一个信号处理应用程序。并探讨了 Ada 语言在信号处理中的适用性。特别在多重任务、同步和数据结据几个方面进行了研究。     

实时测控分布式系统的容错调度算法研究

根据目标系统的体系结构和功能分布特性以及实时性要求,文章提出了一种混合式实时容错调度算法,该算法对系统中服务器机组和工作站机组的任务分别实施对称式调度和以处理机负载平衡为目标的调度。当系统执行过程中检测到处理机故障,通过双机切换和冗余任务动态唤醒的办法进行系统重构,实现了目标系统硬实时和软实时共存的容错需求。     

多通道RS422通信的综合显示控制处理机内部数据交互的软件设计与实现

随着航空电子系统承担的功能越来越多,综合显示控制处理机与外部交互的通信通道也越来越多,基于RS422的通信也是其中之一.基于RS422的通信数据有事件性的和周期性的,在综合显示控制处理机内部模块数据交互中,存在数据丢失和响应慢的问题.本文提供了一种多通道RS422通信下综合显示控制处理机内部数据交互的软件设计与实现.     

使用微处理机的分布式处理控制结构

弗吉尼亚大学的微计算机试验室目前正提供一种试验微计算机网络,设计这种网络对分布式处理控制系统的可能性进行试验。不采用传统的计算机结构,诸如单个的、大型的、快速的微计算机系统,来执行必要的系统控制功能,而是由用户划分这些功能,再由这种网络把用户分配到无数个基于微处理机的控制部件中,每个这样控制部件可以受网络动态控制,起一个半独立的微处理机的作用,起一个 I/O 设备控制器的作用,或者起一个与网络主 CPU 一起并行运行的从属 CPU 的作用。系统的总目标是:提高处理机的独立性,增加冗余度、动态重构、以及降低成本。     

某雷达数据自理机时序控制模块的设计与实现

时序控制模块为某雷达数据处理机的核心模块，为雷达整机提供各种定时信号，同时还提供与ＴＶ显示处理机、指挥仪、敌我识别器等的交联信号。文章详细介绍邓采用超大规模集成电路设计时序控制模块的方法。     

一个能高度生存的存贮器结构

本文研究了用低冗余成本可允许大量故障的一个存贮器结构。存贮器中基本的元件是 LSI 片同,由它实现一具字容量 y×位长 b,并带有 y 个字的地址译码器的存贮器部分。集成片<包括备份>经开关网络连结以便芯片在失效时存贮器可以有效地进行重构。本文有关开关网络的主要结论如下:1>.开关网络和备份片的附加成本与非冗余存贮器系统相比是低的。2>.在开关网络成本,容错失效的芯片备份片S 以及建立开关网络的复合体之间有界线清楚的折衷方案。3).为了增加存贮器的可靠性和一致性、开关网络可以封装在存贮器芯片内。我们同时也研究了存贮器结构系统的某些方面,建立开关网络和这种结构与字区替换结比较时的有关性能。索引术语——计算机存贮器、容错、LSI 存贮器,可重构存贮器,可靠性。     

基于独立任务的分布式容错调度算法

主副版本法是常见的容错方法,将每个任务的主版本和副版本分配到两个不同的处理机上执行,只要任务的主版本分配到一个处理机,则对应的副版本可以在另一个处理机上重叠执行.笔者研究了分布式控制系统中,基于主副版本容错算法的副版本可以在执行时间上重叠来调度分配独立的任务,该容错算法以副版本执行时间重叠部分的最小化为复制代价,通过仿真实验与集中式调度和分布式调度算法进行对比分析.     

军用486微处理机

Intel 公司军用486微处理机是一种25MHZ 的32位微处理机,它有一百多万晶体管,在芯片上把超高速缓存、浮点硬件和存储管理集成在一起.在一个周期内它可频繁地执行已用的指令,并使用多个处理机为系统提供指令和硬件.该处理机在