基于RDC的感应同步器测角系统设计与实现

对基于RDC（轴角转换器）的感应同步器测角系统的方案进行了设计与工程实现。利用高度集成的RDC,不仅简化了测角系统的设计结构,而且还提高了测角系统的可靠性,降低了转台的生产成本。     

基于FPGA的空间电子部件在轨可修改技术

空间电子产品在地面经过测试和试验后,在轨飞行时仍然会出现无法预料的故障．通过在轨修改基于FPGA的硬件系统,可以提高电子产品的可靠性、安全性和灵活性．采用基于FPGA的在系统编程技术（ISP）,提出在轨可修改技术实施的方案,同时结合具体实例介绍空间电子部件在轨可修改技术实现的方法和途径,并给出空间应用该技术的建议．     

一种基于VB的振动条件下频率调制测试系统

基于Visual Basic编程,设计了机载电子产品在振动条件下的频率调制测试方案。实现了利用工控机自动进行频率调制参数测试的方法。设计了统计直方图数据处理方案,按照正态分布的特性找出了寄生频率调制的标准偏差。实际应用表明,设计的频率调制测试系统人机界面友好,具有易用性,能自动快速地测量多个频率调制参数。     

1553B总线控制器编解码设计

1553B总线以其可靠性高、实时性好的优点被广泛应用于航天领域.针对目前中国采用进口芯片实现1553B通信存在的弊端,这里采用FPGA来实现1553B通信.当前1553B解码器只支持正负信号同时输入.本文对解码器进行改进,实现支持只正端信号输入、只负端信号输入和正负端信号同时输入三种模式.根据1553B编码器和解码器的设计过程和工作原理对所提方案进行测试.结果表明,本文设计方案与采用进口芯片的方案相比,测试结果一致性良好.经过大量测试,这里设计的具有自主知识产权的1553B IP核运行稳定,能够满足航天工程化的要求.      

高准确度转台中动态测角方法的研究

设计了一套用于高准确度转台中动态测角的方案。该方案在输出角位置的同时,在其模拟信号被采样时刻和数据传输结束时刻发出标示信号,从而准确标定每一个角位置产生的时间点与位置值的对应关系,达到对被测试惯性产品动态校准的目的。同时,提出了一种可以进行自校准的设计方法。     

某控制组合电磁发射超标分析及解决方案

本文针对电磁兼容测试中,传导发射和辐射发射超过标准限值要求问题,首先介绍了发射超标主要原因,继而梳理超标定位方法和常用电磁兼容加固措施。并以某控制组合为例,应用上述方法制定排查方案,完成电磁发射测试超标问题的干扰定位;并针对干扰源,使用线缆添加屏蔽层、电源端口添加滤波器等加固措施,经验证,措施有效,发射明显降低。同时,本文所述排查方法和加固措施,可为后续电子产品电磁兼容性设计和通过测试提供参考。     

某控制组合电磁发射超标分析及解决方案

本文针对电磁兼容测试中,传导发射和辐射发射超过标准限值要求问题,首先介绍了发射超标主要原因,继而梳理超标定位方法和常用电磁兼容加固措施。并以某控制组合为例,应用上述方法制定排查方案,完成电磁发射测试超标问题的干扰定位;并针对干扰源,使用线缆添加屏蔽层、电源端口添加滤波器等加固措施,经验证,措施有效,发射明显降低。同时,本文所述排查方法和加固措施,可为后续电子产品电磁兼容性设计和通过测试提供参考。     

三极管β在位测试法

前言在一些电子产品的调试、测试及维修过程中,人们常常怀疑某块插件板上的三极管是否有问题。有时用电压表测量印制线路板上三极管的静态工作点,尽管各极电压正常,但三极管却无输出信号。从印制线路板上将三极管焊下来拿到图示仪上去测     

基于混响室的电磁环境及自然环境综合试验箱设计和仿真技术

本文提出一种基于混响室平台将电磁环境和自然环境结合的综合试验箱集成技术，该试验箱集成了环境试验条件和电磁辐射敏感度试验条件，可以在高低温、湿热、温度循环、温度冲击等多种环境条件下同时对电子设备施加电磁辐射干扰，考核电子设备在同施加环境应力和电磁应力的复杂条件下的适应性。经过设计、建造和测试，该集成技术满足各项预期指标并容易进行推广，可进一步降低设备试验成本。     

一种基于Mini PCI-E接口规范的双模网卡电路设计与应用实现

介绍了一种基于mini PCI-E接口的WiFi/WAPI网卡电路设计方案,包含硬件设计、软件设计和测试方案设计。双模网卡芯片选择华大电子的HED05W01SU基带芯片和诺达的AL2230S射频芯片。硬件介绍了射频接口、基带接口和mini PCI-E接口电路;软件介绍了网卡驱动和配置界面的设计;最后根据GB15629.11国家标准对开发的双模网卡进行了测试验证,测试结果达到标准要求。该网卡设计方案具有集成度高、接口简单、价格低廉、使用方便等特点。     

芯片互联结构断裂失效的试验研究与统计分析

针对电子芯片互联结构失效机理复杂、寿命数据难以获取且缺乏具有理论依据支撑的寿命分布模型等问题,开展了基于退化试验数据的统计分析研究,并提出了2种统计建模方法。首先,搭建了电子芯片可靠性评估试验台,利用菊花链测试芯片为试验对象获取了互联结构的退化数据和寿命数据;其次,基于断裂力学理论,分析了互联结构断裂失效的失效机理,给出了BGA封装形式的电子芯片互联结构寿命分布服从两参数威布尔分布的理论依据,由此建立了基于寿命数据的电子芯片互联结构寿命分布模型;再次,利用退化量的分布建立了基于退化量数据的电子芯片互联结构寿命分布模型;最后,对2种统计建模方法进行比较分析。结果表明,基于退化量数据的寿命分布模型与基于寿命数据的寿命分布模型吻合度良好,2种分析方法在结果上具有一致性。      

一种航天接口芯片静电防护电路的软击穿现象

接口阻抗测试是航天产品中对产品状态是否正常来进行判断的常用方法。在航天产品应用中，通常认为接口芯片阻抗测试异常即代表该接口芯片已经失效。本文针对一种LVDS接口发送芯片由静电导致阻抗测试异常，但功能正常的现象进行分析。在元器件失效分析的基础上，定位静电损伤的位置为芯片内部静电防护电路，从而建立了对应的电路模型，对芯片静电损伤的现象进行理论分析。分析说明：该芯片在被静电打击时，其静电防护电路中一个NMOS管受损，但该电路保护了芯片的功能电路，被击穿的NMOS管等效为一个电阻，因此导致阻抗测试异常，但芯片功能电路未受损的现象，为静电软击穿现象。且可认为该芯片在受静电影响后并未失效，相关电路仍具有正常工作的能力。即阻抗异常现象并不是芯片失效的充分条件。     

基于三维场路协同方法的静电损伤仿真测试平台

静电放电已经逐渐成为导致各类电子设备故障的主要原因之一,在电子产品研制过程中通常采用实物测试方式检验产品抗静电能力,但该方式耗费资金过大、可重复性差同时易损伤受试设备。在这种情况下,建立基于三维场路协同方法的静电损伤仿真测试平台有效地解决了上述问题。该平台以电脑仿真技术（CST）软件为基础,通过构建静电放电枪模块,结合受试设备模块和仿真参数设置模块,以时域有限积分法求解器进行仿真,并利用数据输出和处理模块得出结果。利用建立好的仿真测试平台对一台数据传输设备进行8 kV接触放电,观察其表面电流和磁场分布,并对其造成的传导干扰和辐射干扰进行分析。通过建立静电损伤仿真测试平台,实现了静电放电测试的可重复以及无损伤的目的,具有较强的工程指导意义。      

一种面向航天器综合电子的ASIC芯片设计

航天器综合电子系统通用功能集成并芯片化是目前航天器电子系统的发展趋势. 针对中国航天器电子系统小型化、综合化的应用需求,提出一种面向航天器综合电子的ASIC芯片设计方案,分析了ASIC芯片设计中的关键技术,包括芯片系统工作模式、IP核的开发应用、可靠性和低功耗设计,1553B简易终端控制模式是芯片的技术特色和典型应用. ASIC芯片的功能设计、系统仿真验证、FPGA验证和物理设计均已完成,进入流片状态. 芯片的FPGA验证结果证明了芯片设计的有效性和可靠性. ASIC芯片旨在达到国军标548S的要求,应用场景是航天器内数据总线接口单元和遥测遥控.      

航空电子限时令牌太赫兹互连的实时性能分析

在航空电子设备内部采用太赫兹通信技术实现cm级的板间或芯片互连可以减少引脚和接插件，缩小电子设备的体积，并降低维护成本。针对采用全向天线收发和开关键控（OOK）调制的近距离太赫兹通信网络，通过考虑分子吸收噪声和损耗的点到点通信链路分析，给出太赫兹信道容量计算结果；结合节点间的限时令牌多路访问协议，依据信道容量采用服务曲线模型进行最坏情况下总流量分析（TFA）和隔离流量分析（SFA）；充分考虑概率保证下应用层通信任务的突发度，得到限时令牌太赫兹互连的实时性能分析方法。案例研究表明：相较于时分多址（TDMA）方式，基于限时令牌协议的无冲突多路访问机制可以适应物理层容量和应用层负载的随机变化，保证了更小的延迟，有利于实现航空电子芯片间和板间的太赫兹互连组网和实时通信。     

基于任务映射的暗硅芯片功耗预算方法

暗硅系统功耗预算问题可被归类为一种NP-hard问题，针对其存在的提高芯片均温与降低通信成本2个对立优化目标，提出了一种基于任务映射的暗硅芯片功耗预算方法。为降低计算复杂度，基于率先映射高通信量并对后续映射影响较小的任务的规则建立模型，将任务图转换为最大生成树的形式，以优先级值的大小决定任务进行映射的先后顺序。在稳态情况下逐个进行核心寻优，将排序后的任务放置于合适的核心位置，并以凸二次规划问题形式对已确定映射核心位置的功耗预算进行求解。实验表明:针对12开启核心的36核心系统，与经典的热安全功耗预算方法相比，所提方法将总功耗预算提高了11.8%，通信能耗降低了38.2%。      

需求产品成本分析方法

确定需求产品的成本,有利于产品的市场定位,鼓励设计者进行面向成本的设计.研究了如何在产品的需求设计阶段估算其成本,提出了基于需求成本特征的需求产品成本分析方法.这种方法考虑了产品全生命周期的所有成本,通过需求成本特征分解结构,能方便的对产品成本范畴进行扩展,实现成本组件的重用.采用该方法可以辅助企业进行决策分析,以在激烈的市场竞争中取得优势.     

基于ASIC技术的1553B IP核的设计

针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计. 1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进行编程,实现了1553B总线中的总线控制器BC和远程终端RT功能. 分别从1553B IP核总体框架、BC/RT共享模块、BC功能模块和RT功能模块详细介绍了IP核的设计.1553B IP核设计完成模块仿真验证、ASIC芯片系统仿真验证和FPGA验证,通过DDC的1553B板卡对设计进行验证,误码率小于10-9. 实验结果表明,本IP核设计具有可靠性高、可移植性强、资源占用少、实时性好的特点.      

基于AMSAA模型的研制试验数据 可靠性综合评估

采用了工程界普遍使用的AMSAA模型,充分利用了同类或相似产品研制试验故障数据,对于研制试验中含较多试验项目的情形将其归结为几种典型的环境应力类型,提出了一种通过最优化过程确定时间环境折合系数的方法,最后给出了研制阶段MTBF(Mean Time Between Failures)置信区间的求解方法.研究结果表明,该方法合理可行,可以满足工程上的精度要求.