航空通信系统Turbo编译码研究

Turbo编译码技术因其优越的性能在无线通信领域得到广泛地研究和应用。介绍了Turbo码的编译码原理和迭代译码结构,仿真了不同交织长度、迭代次数和接收码元的量化对Turbo译码性能的影响,并基于航空通信系统应用对特定参数的Turbo码进行工程实现。仿真结果和工程实现结果均表明:所选取的Turbo码实现简单,性能优异,对航空通信系统中Turbo码的选取具有重要的指导意义。     

无人机测控传输中SCCPM优化设计

针对无人机测控传输系统频率资源日趋紧张、电磁环境日渐复杂的现状,为提高无线传输频带效率和功率效率,在卷积码和CPM（Continuous Phase Modulation,连续相位调制）的基础上,提出一种基于SCCPM（Serially Concatenated CPM,串行级联CPM）的无人机遥控、遥测数据传输体制.通过引入Turbo（涡轮）码迭代原理设计CPM解调与卷积译码反馈校正结构,并对CPM解调算法进行优化以减小复杂度,得到相位连续、频谱紧凑、编码增益高、收敛特性好的无人机测控通信系统.仿真结果表明：所设计方案采用级联外迭代方式可获取更高的信噪比增益、更低的错误平层——与典型应用的RS（Reed-Solomon,里德-所罗门）码级联卷积码相比,该方案能够多获取1.6 dB的信噪比增益,表明SCCPM更适用于无人机测控数据传输.     

Turbo乘积码编译码算法研究

介绍了基于Chase算法[1,3]的Turbo乘积码软入软出(SISO)迭代译码算法。对Turbo乘积码在加性高斯白噪声(AWGN)信道下的性能进行了仿真和分析,结果表明:Turbo乘积码译码复杂度较低,在编码效率较高时,仍具很好的译码性能。     

Turbo-TCM在AWGN和Raylelgh衰落信道下的性能研究

给出了一种简单的Turbo-TCM解调译码方法，使用这种方法可较容易地把Turbo码用于各种编码速率和QPSK，8PSK，16QAM或64QAM等各种调制方式下的TCM系统中。研究了各种编码速率和调制方式的Turbo-TCM在AWGN和Rayleigh衰落信道下的性能，并给出了仿真试验结果。     

Turbo-TCM在AWGN和Rayleigh衰落信道下的性能研究

给出了一种简单的 Turbo-TCM解调译码方法 ,使用这种方法可较容易地把 Turbo码用于各种编码速率和 QPSK,8PSK,1 6QAM或 64QAM等各种调制方式下的 TCM系统中。研究了各种编码速率和调制方式的 Turbo-TCM在 AWGN和 Rayleigh衰落信道下的性能 ,并给出了仿真试验结果。     

基于串行级联网格图的串行级联卷积码性能分析

分析了串行级联卷积码的编译码原理,提出了一种可直观表示串行级联卷积码编码原理的串行级联网格图,并在信道模型中对串行级联卷积码和Turbo码的性能进行了仿真比较.结果表明,在适当的信噪比范围内,串行级联卷积码比Turbo码有更好的迭代增益和交织增益,可有效地避免Turbo码的“错误平层”效应.     

高速Turbo并行迭代译码原理及仿真

Turbo码之译码过程通常采用LOG-MAP算法的迭代译码,在获得很好的译码性能的同时,也造成了巨大的译码延迟,因而限制了其实际应用。为了降低译码延迟,通常采用分块并行译码方案,将译码器接收到的长帧分割为长度较小的子帧。对基于LOG-MAP算法的并行译码方案进行仿真实现,结果表明并行译码方案在获得很好的译码延时的同时,也存在误比特率性能的下降,即所谓分块效应。     

软输入软输出LDPC码译码算法

提出了一种软输入软输出LDPC码译码算法,采用欧氏距离作为判决准则,通过对欧式距离信息的反对数和进行迭代处理,实现软输入软输出译码;同时,还提出了该算法的一种简化方法,以降低计算复杂度。本文提出的软输入软输出算法无需接收信号的信噪比和信道状态即可实现译码,并且在性能无明显损失的前提下降低了计算复杂度。仿真结果表明,在性能与和积译码算法性能相近的情况下,计算复杂度比和积译码算法的复杂度下降了约10%。     

适用于空间通信的LDPC码GPU高速译码架构

鉴于目前空间通信对高速、可重配置信道译码器的需求,利用图形处理器(GPU)的并行化运算特点,提出了一种低密度奇偶校验(LDPC)码软件高速译码架构。通过优化Turbo消息传递译码(TDMP)算法节点更新运算线程块内和块间并行度、减少非规则行重造成的线程分支、降低线程对节点更新信息存储资源的访问延时以及合理量化译码器存储信息来提升译码内核函数的执行效率。并在此基础上引入异步统一计算设备构架(CUDA)流处理机制,设计优化的译码器输入输出数据传输和内核函数之间的执行调度方式以及CUDA流上的译码线程资源配置方式,最大化译码吞吐率的同时降低译码延时。在Nvidia最新的Tesla K20和GTX980平台上对国际空间数据系统咨询委员会(CCSDS)遥测标准LDPC码进行的TDMP译码实验结果表明,本架构进行10次迭代译码的吞吐率最高可达约500 Mbps,平均译码延时约为2ms左右。与现有结果相比,本架构在保持软件架构配置灵活性的同时更加有效的兼顾了译码吞吐率和延时性能。     

光纤陀螺信号解调与检测

本文分析了光纤陀螺信号解调的理论和实现技术。对模拟和数字解调方法进行了深入探讨，并最后给出了光纤陀螺系统的实验结果。     

CCSDS近地LDPC译码算法研究

针对CCSDS（空间数据系统咨询委员会）推荐的近地LDPC（低密度奇偶校验）码技术进行了研究,建立了和积译码算法、对数似然和积译码算法、最小和译码算法的数学模型,并对上述译码算法的译码复杂度和译码性能进行了仿真分析.分析结果表明,和积译码算法与对数似然和积译码算法的译码性能距离香农限1.2 dB,最小和译码算法的译码性能距离香农限1.45 dB.因此,提出基于最小和译码算法的改进算法——偏移最小和译码算法与归一化最小和译码算法,并分析了这2种译码算法的译码复杂度,同时进行了大量仿真实验.实验结果表明,当偏移因子β=0.15时,偏移最小和译码算法性能达到最优,译码性能距离香农限1.25 dB;当归一化因子α=0.741 2时,归一化译码算法的译码性能达到最优,译码性能距离香农限1.2 dB.归一化译码算法具有优异的译码性能和合理的复杂度,可以遴选作为CCSDSLDPC的译码算法用于工程实现.此外,还研究了迭代次数对译码性能的影响,结果表明,当迭代次数大于10次时,译码性能提升不再明显,故工程实现时迭代次数应设置为10次.     

一种实用的Turbo码编译码设计

Turbo码对解决远距离微弱信号处理问题提供了良好的途径,然而其交织器对存储的要求和译码算法的复杂性,提高了其工程实现的难度。本文提出一种实用的方案,采用二次置换多项式（QPP）交织器和线性拟合Log—Map译码算法,减少了计算量,节省了存储空间。同时,通过参量优化设计,提高了纠错性能。仿真实验结果表明,该方案能够满足低信噪比条件下的误码率要求,易于工程实现。     

拉普拉斯白噪声下的分组Turbo码

目前,传统航空测控通信所采用的纠错码大多是建立在高斯信道基础上的。然而,航空测控环境中不可避免存在着多种尖锐的噪声,测控通信纠错码的可靠性能在非高斯信道中尚未得到充分的研究。分析了一类国际航空遥测的分组Turbo码（BTC）在拉普拉斯白噪声信道下的译码和性能。将传统Chase迭代译码算法引入到拉普拉斯白噪声信道中,建立相应的数学模型,同时,基于该数学模型设计了3种不同的译码接收器下的BTC译码方案。仿真结果验证了该数学模型的正确性与可行性,在误码率为10^-4时最佳译码方案相比于硬限幅接收机有3.7 dB的增益,相比原有的高斯信道下的接收机仅有0.6 dB的性能损失。     

大容量光通信系统中规则LDPC码的研究

为研究规则LDPC码在大容量光通信系统的性能,对不同列重和不同迭代次数的短规则LDPC码在大容量光信道中的误码率性能进行了数据仿真。发现确定码长的规则LDPC码,存在最优的列重,使得在相同的冗余度时,最大程度地改善大容量光通信系统的性能;此外,误码率随迭代次数的增加具有收敛的特性,LDPC码译码时应合理地选取迭代次数。     

High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

This paper presents a simple yet effective decoding for general quasi-cyclic low-density parity-check (QC-LDPC) codes, which not only achieves high hardware utility efficiency (HUE), but also brings about great memory block reduction without any performance degradation. The main idea is to split the check matrix into several row blocks, then to perform the improved message passing computations sequentially block by block. As the decoding algorithm improves, the sequential tie between the two-phase computations is broken, so that the two-phase computations can be overlapped which bring in high HUE. Two overlapping schemes are also presented, each of which suits a different situation. In addition, an efficient memory arrangement scheme is proposed to reduce the great memory block requirement of the LDPC decoder. As an example, for the 0.4 rate LDPC code selected from Chinese Digital TV Terrestrial Broadcasting (DTTB), our decoding saves over 80% memory blocks compared with the conventional decoding, and the decoder achieves 0.97 HUE. Finally, the 0.4 rate LDPC decoder is implemented on an FPGA device EP2S30 (speed grade -5). Using 8 row processing units, the decoder can achieve a maximum net throughput of 28.5 Mbps at 20 iterations.