基于DSP的Viterbi译码器的实现

介绍了一种运用DSP技术来实现维特比(Viterbi)译码器的方法。其中介绍了维特比译码器的原理及算法，及维特比译码器实现的过程。算法用C语言来编写，并成功地将其移植到DSP的集成开发环境CCS中。在此基础上，给出了硬件的仿真结果。由仿真测试结果表明，该系统编解码处理速度很高。     

基于VHDL语言的数字秒表的实现

以FPGA为核心的数字秒表,具有外围电路少、集成度高、可靠性强等特点.该数字秒表的设计是以VHDL为开发工具,以QuartusⅡ为软件平台,采用模块化设计,并通过数码管驱动电路动态显示计时结果.给出部分模块的VHDL,源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性.     

高速RS译码器的FPGA实现

详细描述了RS译码器的结构及设计;并采用FPGA技术实现了高速RS译码器。测试表明,其最高传输速率可达100MB／s。该译码器可满足高码率传输需求的场合。     

TCM的全并行维特比译码器的设计及实现

网格编码调制(TCM)是一种将编码和调制相结合,利用信号集的冗余度来获取纠错能力的技术。而用于卷积码的维特比译码器同样可以用作基于卷积码和PSK的TCM的译码。本文提出了一种适用于TCM的全并行的维特比译码的设计方案,并在Xilinx公司的v600ebg432-8上实现。     

高性能串行维特比译码器的设计

卷积纠错编码广泛应用于各种通信领域,包括无线通信、视频点播等。如何来设计高性能的维特比译码器将最终决定一个通信系统的抗误码性能和数据纠错性能。本文提出了一种实用的设计思路,在ALTERA公司的STRATIX系列FPGA上实现了超过256kbps信源速率的全串行(2,1,7)维特比译码器。     

一种TPC编译码器的FPGA设计实现

简要介绍了Turbo乘积码的编译码原理,提出了一种基于AHA4540和FPGA的TPC编译码器设计方案.重点给出了TPC编码器的FPGA编程设计的思想以及AHA4540内部寄存器的配置设计,并对所设计配置后的编译码器进行了仿真验证.结果表明,该设计系统具有良好的性能.     

基于FPGA的BCH(31,21)码译码器的设计

本文介绍了采用FPGA设计BCH(31．21)码的译码器的方法．译码器能对BCH(31．21)码进行译码和纠正低于或等于2位的随机错误．并给出了在MAX PLUSⅡ软件平台下的仿真结果。     

Turbo码的编译码器及性能分析

介绍了Turbo码的编码器和译码器的结构,分析了交织器、距离计算和迭代次数对Turbo码性能的影响.     

基于FPGA和VHDL的嵌入式存储器控制器设计

主要研究一种新型嵌入式对存储器的控制方法,不同于以往采用专用控制器来进行控制,而是基于可编程逻辑器件(FPGA)的手段来实现对存储器的控制.可以解决传统方法低灵活性、不可擦写的瓶颈问题.采用VHDL语言实现控制逻辑,由FPGA向存储器发送读写信号,实现对存储器的读写操作.同时,在Xilinx开发环境进行综合,编写测试码进行仿真,通过仿真结果表明方法实现存储器正常工作所需要的读写时序,证明其正确性.     

可编程器件的VHDL设计

新型的可编程逻辑器件（ＰＬＤ）已经显著改变了数字系统的设计过程,且超高速集成电路硬件描述语言（ＶＨＤＬ）在设计流程中的作用日益显著,简要讨论在ＰＬＤ的ＶＨＤＬ设计中的一些注意事项,以期提高ＶＨＤＬ编码的效率和精确度。     

基于VHDL语言的扩频相关器设计与实现

介绍了扩频相关器在信号处理中对特定码字进行相关处理,完成信号的解扩或解码,恢复出传送的信息.扩频相关器采用数字处理方式,处理信号的形式比较灵活,可以对不同的码型、不同的码长进行相关处理,为位同步的提取带来了极大的方便.设计了包含相关器的整个直扩系统,并进行了仿真,验证了所设计的相关器的正确性.     

基于维特比算法解调GMSK信号分析

文中介绍了二进制GMSK信号带宽占用率、数据预编码方案和利用维特比算法相干解调二进制GMSK信号的调制解调方法,给出了不同BT乘积情况下解析功率谱密度和模拟误码率结果,定量分析了邻信道干扰结果。结果说明,利用维特比算法解调4GMSK信号可以在满足接收机性能的基础上简化设计。     

VHDL语言在电子设计实践中的应用

随着ASIC和计算机技术的不断发展，借助HDL完成硬件设计已成为电子设计领域的迫切需求。介绍了一种硬件描述语言，即VHDL语言的功能特点以及设计数字逻辑电路和数字系统的新方法，并以设计实例的形式，进一步分析并探讨了将其应用于电子设计自动化(EDA)实验中的优越性。     

基于FPGA的ARINC 629接口系统的设计与实现

旨在B777飞机排除故障时利用计算机的分析处理能力,设计转接口板,可使B777飞机采用的ARINC 629总线上的数据与计算机之间双向传输。设计采用现场可编程逻辑门阵列FPGA,根据ARINC 629总线数据传输规范,用VHDL语言设计编码器、解码器、串并行转换器等逻辑单元程序,编码器和解码器可实现并行数据与曼彻斯特编码双相数据的转换。在MAX PLUSⅡ中对程序编译、仿真通过后,下载到EP1K100QC208-3芯片中,配合外围控制存储电路,实现了从ARINC 629总线到计算机之间的双向数据传输。     

基于VHDL的I^2C总线IP核的设计

简述了I~2C总线的特点；并详细描述了一种在FPGA中实现I~2C总线IP核的设计方法；最后给出I~2C总线IP核在主模式下的收发数据仿真时序图以及实现结果。     

基于Viterbi算法的扩频码与信息序列联合估计

针对短码DSSS（Direct Sequence Spread Spectrum,直接序列扩频）信号扩频码MLE（Maximum Likelihood Estimation,最大似然估计）问题,提出了一种基于Viterbi算法的扩频码搜索方法,并将其应用到同步CDMA（Code Division Multiple Access,码分多址）信号的扩频码估计中.该算法利用了扩频码码元为±1的先验知识,以向量的2-范数平方或1-范数作为度量值;每次判决扩频码码元时,计算2条可能路径的度量值,并选择使度量值最大的那条路径作为幸存路径,最终的幸存路径即为估计的扩频码;所提算法不仅计算复杂度低,而且能同时估计扩频信号的扩频码和信息序列.仿真实验表明,本算法在低信噪比时同样具有较好的性能.     

一种新Turbo码交织器的VHDL设计

介绍了Turbo码和交织技术，分析了几种常用交织算法的特点。根据组合交织器的设计思路，提出了隔行写入螺旋式交织方案。利用硬件描述语言（VHDL）编程设计了这种交织器的电路，并给出了仿真结果。