共查询到20条相似文献,搜索用时 15 毫秒
1.
一、前言广义RS码是一种MDS的多进制线性分组码,它的子域子码包括了Goppa码、GBCH码、Alternant码等,因此究究它的译码方法是十分有意义的。1965年Massey提出的逐步译码方法解决了BCH码在设计距离内的一般译码问题,本文则将这种译码方法推广到非循环的广义RS码。 相似文献
2.
1966年提出的级连码是一类纠错能力强的渐近好码,它将在空间通信中得到广泛应用。本文研究RS/Viterbi级连码,从理论上证明了它的性能满足Zyablov限;探讨了RS/Viterbi级连码的编译码方法,对RS码的连分式译码方法作了改进,使之更适于实用。 相似文献
3.
BCM码是由Imai与Hirakawa首次提出的^「1」,能够在不扩展带宽的前提下获得很大的编码增益,BCM码的译码有多种方法,其中多级译码较好地实现了性能与复杂度的折衷。本文在多级译码的基础上,利用^「2」中给出的三种方法来改善BCM码的译码性能。不同的是此处用于软输出译码中的可靠信息不是通过MAP算法而是由软输出Viterbi译码算法(SOVA)得到的,从而使得译码复杂度大大降低,文中对成分码选用重复码、汉明码时的BCM码在加性白高斯噪声信道(AWGN)中的性能进行了仿真,结果表明,采用这种方法对BCM进行译码时可在误码率为10^-5时获得1.7dB的编码增益,而复杂度仅在原硬输出译码的基础上增加了50%,是MAP算法的25%。 相似文献
4.
由Imai与Hirakawa提出的多层编码方法可用来构造具有任意大最小平方欧氏距离的分组调制码(BCM码),对于用此方法构造的码字的译码可采用多级译码,文章给出一种新的方法来实现多级译码,仿真结果表明这种多级译码方法比传统的多级译码有更好的误码性能。 相似文献
5.
目前,星载高速存储设备中采用商用RS编译码IP核来实现数据纠错功能,能够实现的编译码最高速率为800 Mbps,只能依靠多个IP核同时工作达到吉比特高速数据存取速率的要求。星载存储数据发生错误的主要原因是存储区单粒子翻转和存储介质本身特性产生的单比特数据错误。针对星载存储数据的误码特性,本文提出一种RS编译码改进算法,通过对编码算法中的剩余多项式及译码算法中的伴随多项式进行降次处理,减小编译码过程中运算的迭代次数及计算量,以及对编译码算法中的基本运算单元有限域乘法器采用子项复用技术,实现对传统RS编译码算法的改进。结果表明改进后的编译码器能达到最高数据速率为10.5 Gbps,编码器资源较单个商用IP核减少15%,译码器资源减少40%,能够满足后续高速存储平台的应用要求。 相似文献
6.
一种高速Reed—Solomon译码器的实现结构与Simulink建模仿真 总被引:1,自引:0,他引:1
将修正的Euclid算法作为RS译码的核心算法,讨论了一种RS译码算法的原理与实现结构;以最终采用FPGA实现该RS译码算法为目的,使用Simulink工具建立了RS编译码器的精细模型。 相似文献
7.
基于新Euclid实现结构的高速RS译码方案及FPGA实现 总被引:1,自引:0,他引:1
Reed-Solomon码具有很强的突发与随机错误纠正能力,已经被广泛应用于卫星通信、军用通信、计算机系统等领域.本文以修正的Euclid(ME)算法为核心算法,设计了一种具有流水线结构的高速时域RS译码方案.对于ME算法提出了一种新的实现结构,取消了一般ME电路实现结构中用来终止迭代的控制电路.用新ME实现电路构成的RS译码器结构简单、规则,易于FPGA实现.以具有8个符号纠错能力的RS(255,239)译码器为例,完成了RS译码器的FPGA设计.工作时钟频率为45MHz时,译码器的吞吐率达到360Mbit/s,译码延迟仅为402个时钟周期. 相似文献
8.
9.
本文讨论了数字磁记录器的差错控制方案以及RS码在旋转头数字磁记录器中的应用。简介RS码译码器的实现原理和方法。本文所介绍的原理与方法对BCH码译码也适用的。文中给出了用EPLD实现的RS码译码器的结构.经实验测试,该译码器的速度可以达到47Mb/s,并成功地用于旋转头数字磁记录器(模样机)中。文章最后提出了RS码编译码器设计中有关问题与建议。 相似文献
10.
RS码作为线性分组码中纠错能力和编码效率最高的码字,在无线通信中有着广泛的应用。论文阐述了RS码的基本原理,并以芯片TMS320C6416为平台对RS码的性能进行了仿真,给出了DSP应用中的流程图,并举例说明了RS码编解码。结果表明,RS码在纠错能力范围内可以完全纠正错误码字。 相似文献
11.
论文介绍了DVB标准的RS码的编译码的设计和实现,针对有限域乘法的代数特点,提出了一种新的有限域乘法器结构,大大降低了编译码电路的复杂度。在传统的译码器基础上,设计了新的译码器结构,并用Verilog语言实现了编译码器的各个模块功能,在现场可编程门阵列(FPGA)芯片上实现和验证了该设计结构。 相似文献
12.
一种基于RS码的跳频码序列的编写方法 总被引:3,自引:0,他引:3
跳频通信技术是一种重要的抗干扰通信技术 ,跳频图案的设计是跳频通信中的一项关键技术。在介绍几种跳频码序列的主要性能之后 ,重点阐述了 RS码作为跳频码序列的编码方法及其优良性能 ,举例说明了 (2 1 0 - 1,2 ) RS码的具体编写方法 ,该方法已在某工程中得到应用 相似文献
13.
14.
CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。 相似文献
15.
16.
提出了RS系统码的一种变换域译码的算法,该算法不用求错误位置多项式的根和错误值,运算结构规则:用Grbner基理论分析证明了关键方程的解是在相似文献
17.
采用有限域上多项式的乘法规则设计了一种通用乘法运算模块;以乘法模块为基础,实现了一种RS编译码软件解决方案。该方案可以适应GF(2n)域(n≤8)上不同域本原多项式、不同纠错能力的RS码,具有很强的通用性。所设计的通用RS编译码软件为算法开发、验证和硬件设计调试提供了一种有力的辅助手段。 相似文献
18.
目前的研究均表明LDPC码是信道编码中纠错能力最强的一种码,其译码器结构简单,在深空探测、卫星通信等领域可得到广泛的应用。文章介绍了LDPC码,综述了其编码方法和译码方法。在编码方法中分别描述了校验矩阵的构造和基于校验矩阵的编码算法,译码方法中主要论述了消息传递译码算法、置信传播译码方法、最小和译码算法、比特翻转译码算法和加权比特翻转译码方法。同时对LDPC码编译码方法的发展作了分析。 相似文献
19.
20.