共查询到17条相似文献,搜索用时 531 毫秒
1.
基于SMIC 0. 18μm 1P6M CMOS工艺,设计实现了一种工作在0.6V超低电源电压下的混频器.该混频器跨导级采用自偏置的互补跨导结构,并与开关级构成折叠结构,大大降低了电源电压;电路中所有的MOS管衬底均加有固定偏置电压,减小了MOS管的阈值电压,实现了超低电压超低功耗的设计;并采用电流复用技术,改善了电路的噪声性能,并提高了其转换增益和线性度.该混频器核心电路尺寸为460μm×400μm,当射频信号、本振信号和中频信号分别为1575MHz,1400MHz和175MHz时,仿真表明,该混频器转换增益(Gc)为6.1dB,双边带噪声系数为14dB,输入1dB压缩点为-16.67dBm,在0.6V的电源电压条件下,功耗仅为0.76mW,可用于航空航天领域的电子系统中. 相似文献
2.
利用衬底偏置技术和折叠级联输入的方法,采用SMIC 0.18 μm CMOS工艺,解决了在0.8 V电源电压下输入管和开关管的"堆叠"问题,实现了一种低压N沟道金属-氧化物-半导体场效应晶体管衬底偏置折叠级联输入Gilbert混频器,用于某双系统接收机.以其中的GPS(Global Position System)系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:该混频器变频增益超过15.66dB,双边带噪声系数为16.5dB,输入1dB压缩点约为-10dBm,在0.8V的电源电压条件下,消耗功率约为1.07mW.该混频器功耗低、增益高、线性度好,可用于航空航天领域的电子系统. 相似文献
3.
低功耗CMOS带隙基准电压源的设计 总被引:1,自引:0,他引:1
设计了低功耗、高电源抑制比CMOS带隙基准电压发生器电路。其设计特点是采用了共源共栅电流镜 ,运放的输出作为驱动的同时还作为自身的偏置电路 ;使用CSMC标准 0 6 μm双层多晶硅n -wellCMOS工艺混频信号模型 ,利用Cadence的Spectre工具对其仿真 ,结果显示当温度和电源电压变化范围为 - 5 0℃~ 15 0℃和4 5V~ 5 5V时输出基准电压变化小于 1 6mV和 0 13mV ;低频电源抑制比达到 75dB。电路在 5V电源电压下工作电流小于 10 μA。该电路适用于对功耗要求低、稳定度要求高的集成温度传感器电路中 相似文献
4.
5.
一种超低压超低耗NMOS衬底偏置混频器 总被引:1,自引:1,他引:0
使用两对NMOS管和衬底偏置技术,采用SMIC 0.18μm CMOS工艺,为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种超低压、超低耗NMOS衬底偏置混频器(NBBM,NMOS Bulk-Biased Mixer).以其中的GPS系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:在1V电源电压下,驱动差分负载阻抗1000Ω时,混频器消耗电流约为1.37mA,变频增益( GC )超过2.11dB,输入1dB压缩点( P in-1dB)约为-13dBm;若加入运放驱动,变频增益可超过14dB,但会带来线性度的降低、功耗以及面积的增加. 相似文献
6.
设计了一种高准确度无电阻的带隙基准电压源。该电路采用差分结构的电压传输单元来代替电阻,并且没有使用运算放大器,从而避免了运算放大器所带来的高失调和必须补偿的缺陷。电流源采用共源共栅结构,提高了电源抑制比。增加了启动电路,保证电路可以正常工作。在0.6μm CMOS工艺条件下,电路的各项性能指标采用Sm artSp ice进行模拟验证,结果表明有效温度系数可以达到6×10-6/℃,电源电压从3.8 V变化到5.5 V时,输出的基准电压波动不到3 mV。 相似文献
7.
8.
9.
采用TSMC 0.18 μm CMOS工艺设计了用于光互连通信系统的2.5 Gbps前置放大器.该前置放大器采用了具有电压一电流反馈特性的全差分结构.用Cadence Virtuoso软件的仿真结果表明:在光探测器结电容为0.4 pF,1.8 V单电压源供电情况下,电路跨阻增益为80.88 dBΩ,-3 dB带宽可达2.11 GHz,直流功耗26.46 mW.当输入电流信号峰峰值为9.7μA时,输出差分信号摆幅为124 mV.可望工作于以后的光互连通信系统中. 相似文献
10.
设计了一种用于逐次逼近结构ADC中的低电压比较器,比较器由前置开关预放器和动态锁存器组成。前置放大器完成对输入信号进行放大,其高增益提高了比较器的准确度,动态锁存器的正反馈提高了比较器的速度。采用了0.6μm CMOS工艺设计,工作于2.5 V单电源电压,通过详细的电路原理分析和软件SMATSPICE的仿真,得到的分析和仿真结果说明该比较器具有速度快、准确度高、功耗小的特点,适用于逐次逼近结构中的低电压模数转换器。 相似文献
11.
磁感应层析成像(MIT)技术在生物医学检查与诊断中有很好的应用前景。为了实现MIT对生物组织特性信息的获取,设计了具有多激励频率模式的磁感应层析成像系统。系统采用电压激励与测量的工作模式,可选择100 k Hz~4 MHz范围内的单频、扫频和混频3种激励频率模式。系统包括激励源模块、传感器线圈阵列、数据采集和调理模块、数字解调模块,采用现场可编程门阵列(FPGA)控制多路复用器、程控放大器、模拟数字转换器等。经模拟实验测试,多激励频率模式系统所获得的测试数据具有较好的一致性,信噪比在46 d B以上,不同激励频率下采集的电压差数据可用于实现被测介质电导率分布的图像重建。 相似文献
12.
13.
14.
设计了一种低压低功耗的环形压控振荡器,它由电压电流转换(V to I)电路及5级延迟单元(delay cell)组成。单位延迟单元采用改进型差分结构,提高了上升及下降速度。同时总的延迟环路采用电容滤波技术,进一步改善了相位噪声性能。分析了环形VCO的相位噪声。电路采用SMIC13V33 1P6MLOGIC工艺,电源电压为1.2 V,仿真结果显示:VCO中心频率为350 MHz,调谐范围为(200-500)MHz,谐振在350 MHz时相位噪声位为-89.5 dBc/Hz@10 kHz,输出波形峰值为0.7 V,功耗为1.2 mW。该VCO可以应用于系统时钟锁相环中。 相似文献
15.
针对功耗和工作频率对22 nm FDSOI背偏和28 nm体硅体偏电路的偏置能力进行对比和分析。以带有4级分频电路的65级环阵(RO)为例进行后仿真,后仿真结果表明,利用背偏技术的22 nm FDSOI环阵的输出频率可在57.8~206 MHz的范围内进行调节,相应的工作电流变化范围为24.4~90.4 μA;而利用体偏技术的28 nm体硅环阵的输出频率调节范围则为92.8~127 MHz,对应的工作电流变化范围为67.8~129 μA。对22 nm FDSOI工艺的环阵进行了实测,实测结果与仿真结果一致。分析认为,在功耗和性能2个方面,22 nm FDSOI电路的背偏调节能力优于28 nm体硅电路的体偏调节能力。 相似文献