基于DFT快速算法对扩频码捕获过程的优化

针对基于FFT的频域捕获方法采样点数必须为2的整数次幂的局限性,应用Colley-Tukey和Good-Thoma算法对DFT求解过程进行分解,并引入Winograd DFT算法将短点数DFT优化从而得到一种改进算法。利用改进算法对GPS的L5频段上扩频码捕获进行了仿真分析。与FFT算法相比,改进算法在保证精度和灵敏度的同时,降低了计算量,提高了信号捕获速度。     

基于多处理机平台并行扩维DFT算法的实现研究

提出某些正交变换具有扩维并行性 ,并由此归纳出扩维并行 DFT算法。在对该算法的性能进行理论分析的基础上 ,提出一种基于多处理机平台 TMS32 0 C80进行并行扩维 DFT算法的方法并给出了实验结果。理论分析和实验结果表明 ,文中所提出的并行扩维 DFT算法具有实际意义 ,适合在以 DSP为处理单元的多处理机平台上实现。     

基于频域相关的宽带干涉仪测向新算法

提出一种基于频域相关的宽带干涉仪测向新算法,该算法利用DFT作为接收信道化的手段,在感兴趣频点上通过对不同接收通道的复频谱序列求互相关来估计通道相差,为在宽频带范围内对多个信号的频率和波达方向同时估计提供了一种新的途径。理论分析和仿真实验都表明该算法具有良好的性能。     

多信道直接序列扩频信号数字分路技术

文章讨论了多信道直接序列扩频信号数字接收中的数字分路技术。通过仿真,得出了多信道直接序列扩频信号完全可以用基于DFT滤波器组数字分路算法进行高效数字分路,且分路后系统信噪比没有恶化、载波频偏没有扩散的结论。     

DFT算法并行性分析与实现研究

针对离散Fourier变换(DFT)在实时信号处理中具有广泛应用、而其运算速度又受到DSP器件性能限制的情况,进行了DFT的并行性研究及并行性能分析;并在基于并行多处理机平台-TMS320C80的编程结构基础上,实现了两种并行DFT算法。基于TMS320C80进行的试验表明:所开发的并行DFT算法的运行结果与理论分析吻合,该并行算法的速度和精度都得到了保证。     

基于模型的设计思想快速实现二维DCT变换

文章采用基于模型设计的思想设计实现了快速DCT变换,通过对算法进行优化设计,在合理利用资源的条件下,设计了算法的流水线结构,保证数据实时高速的处理。通过EAD工具软件进行了逻辑和时序仿真,仿真结果表明文中实现的算法能够满足高速实时的大数据量数据处理,并且占用资源较少。     

级联滤波器并行频域实现的研究

文章介绍了一种用于两个或多个级联滤波器并行频域实现的有效的计算方法,特别是当滤波器阶数很大时,该算法只需计算一个DFT和IDFT,DFT／IDFT的点数远远小于滤波器的阶数;并且滤波器既可以是时不变的,也可以是时变的。     

加权叠加结构滤波器组动态信道化结构研究

针对传统DFT多相结构滤波器组动态信道化结构要求系统过采样因子必须为整数,限制了参数设置的灵活性的问题,将灵活高效的加权叠加(WOLA)结构滤波器组引入动态信道化结构。通过公式推导得到WOLA综合滤波器组的实现结构,进而设计了基于WOLA结构滤波器组的动态信道化结构。仿真结果表明,设计的动态信道化结构解除了系统过采样因子必须为整数的限制,增强了参数设置的灵活性,同时与DFT多相结构滤波器组动态信道化结构相比,重构误差减小了一个量级,具有良好的重构特性。     

等距线阵信号傅里叶变换的研究与仿真

信号处理中的阵列信号处理属于空域信号处理 ,与常规信号处理的时域信号处理不同 ,但有许多可以类比的地方。离散傅里叶变换 (DFT)是时域信号处理中经常用到的一种信号分析和处理的方法 ,将DFT引入到空域信号处理中 ,对等距线阵的信号进行了分析和处理 ,并给出了仿真结果。     

基于改进的快速Fermat数变换的卷积算法及其FPGA实现

与离散傅里叶变换(DFT)相比,费尔马数论变换(FNT)用移位代替乘法,因此其运算速度更快,但是快速费尔马数变换算法(FFNT)的变换长度有限且与位宽成比例,而基于Good-Thomas映射的多维分解技术在增加变换长度的同时会使模运算中出现坏因子,伪费尔马变换虽能剔除坏因子却不便用FPGA实现FNT模运算。将艾森斯坦余数系统(ERNS)与多维映射结合,提出改进的FFNT算法(MFFNT),并在Virtex6 FPGA平台上实现了长复数序列的卷积。仿真结果表明,与基于FFT的卷积算法相比,基于MFFNT的卷积算法运算时间较短,乘法器资源消耗较少。     

正交频分复用(OFDM)体制—一种应用前景广阔的新体制

正交频分复用 ( OFDM)体制是一种应用前途广阔的新的多路复用体制。文中介绍用 DFT和 IDFT实现该体制的调制、解调的基本原理及体制的系统构成     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

用系统级仿真软件SystemView实现FPGA设计

分析在系统设计和具体实现之间确定转换标准的重要性 ,并介绍用 System View软件实现 FPGA (Field Programmable Gate Array,现场可编程门阵列 )设计的具体流程及将此功能应用于 FIR滤波器设计的实例     

“神舟号”飞船总体与返回方案的优化与实施

文章介绍了中国“神舟号”飞船的总体技术方案与返回技术方案的演变、优化和实施的历程;重点介绍了1992年的飞船总体构形方案（三舱方案及两舱方案）的选择以及1993至2008年间对飞船总体方案与返回方案几个方面的优化和实施结果。最后,给出了“神舟号”飞船和“联盟TM”飞船的技术水平的比较。     

一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。