共查询到16条相似文献,搜索用时 93 毫秒
1.
本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器。由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。 相似文献
2.
3.
现代社会由于信息技术的飞速发展,人类获得的视觉信息很大部分是从各种各样的电子显示器件上获得的,因此,显示技术也有了很大的进步,不仅液晶显示器件本身而且关于液晶驱动控制系统也取得了很大发展.本文介绍了一种基于FPGA的液晶显示控制器的设计,主要论述了使用FPGA设计的用于本系统的特殊SDRAM控制器,以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理,STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现,显示数据的缓冲、转化方法,还给出了系统硬件原理图、软件系统的VHDL描述及仿真结果等. 相似文献
4.
齐建玲 《北华航天工业学院学报》2003,13(1):4-7
本文提出一种在线多元插值模糊PID控制器,介绍了该控制器的设计方法.该控制器在模糊数模型的基础上,利用多元插值算法代替模糊推理运算,提高了控制器的稳态性能,从本质上消除了由于量化误差而引起的稳态颤振现象.仿真结果验证了上述设计算法的可行性. 相似文献
5.
免疫控制器是以生物免疫系统的功能、特点和作用机理为基础而设计出的系统。文章运用免疫反馈系统的原理和模糊控制理论在传统PID控制基础上设计出一种模糊免疫PID控制器,并在MATLAB环境下进行了仿真分析。仿真结果表明,模糊免疫PID控制器的控制性能优于常规PID控制器,即使在外界干扰和系统工况发生变化时,也具有很好的响应特性。 相似文献
6.
7.
8.
介绍了基于ALTERA公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法.在分析了基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成了最大4096点块浮点FFT.整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的. 相似文献
9.
本文在讨论了EHW运行机制的基础上,详细论述了基于FPGA芯片和VHDL语言的EHW环境的设计和实现,特别是以能够进行在线进化的闭环结构方式,形成一个较为实用的EHW实验和应用环境的具体方法.在此环境上,可以进行多种演化策略和进化方式的研究,并实现了多种完全通过演化而自行设计、且可下载到控制器中进行实际运行的控制电路.该方式在实现机电一体化的演化硬件控制系统方面进行了成功的探索,具有一定的参考和实用价值. 相似文献
10.
文章采用VHDL语言与原理图输入相结合的方法,运用ALTERA公司STRATIX系列FPGA器件,实现了Rader正交变换算法,并用QuartusⅡ和Matlab软件对设计进行了联合仿真,然后将设计下载到FPGA开发板上进行了硬件验证。 相似文献
11.
为改善红外导引头的动态性能和精度,将模糊比例积分差分(PID)控制引入系统的设计,并用两个层次模糊控制实现抗干扰。可在MATLAB的FUZZY工具箱中对模糊控制器进行编辑。仿真结果表明,该方法可以提高系统的动态性能和控制精度,同时能便捷地修改系统参数。 相似文献
12.
一种自整定模糊PID型控制器 总被引:2,自引:0,他引:2
摘 要 本文提出一种简单的模糊PID型控制器,分析了其结构组成,介绍了基于自整定量化因子的参数整定方法,并利用小增益定理对BIBO系统的稳定性进行了研究。仿真结果表明这种控制系统的性能优于线性PID控制器。 相似文献
13.
齐建玲 《华北航天工业学院学报》2003,13(1):4-7
本文提出一种在线多元插值模糊PID控制器,介绍了该控制器的设计方法。该控制器在模糊数模型的基础上,利用多元插值算法代替模糊推理运算,提高了控制器的稳态性能,从本质上消除了由于量化误差而引起的稳态颤振现象。仿真结果验证了上述设计算法的可行性。 相似文献
14.
精确制导武器红外成像导引头控制系统研究 总被引:1,自引:0,他引:1
红外成像制导具有导引精度高、抗干扰能力强以及可进行多目标识别与跟踪等特点,目前已成为攻击型无人机、小型战术导弹等制导武器制导方式的发展方向。而红外成像导引头作为整个制导系统的重要组成部分,为了提高其控制系统的动态性能和跟踪精度,设计了一种模糊自适应PID控制器并引入到导引头控制回路中。同时,还分别采用校正网络和PID控制这些传统的改善系统性能的方法与之进行对比仿真研究,结果表明模糊自适应PID控制器较之传统方法使导引头控制系统的动态性能和跟踪精度有了明显的改善和提高。 相似文献
15.
16.
文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整;利用模块化思想提高了代码的可重用性、可测试性、可读性。最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。 相似文献