高效多码率LDPC码译码器结构设计

设计了一种高效的多码率LDPC(Low Density Parity Check)码译码器结构,提出了一种校验节点更新单元(CNU,Check Node Updating Units)与变量节点更新单元(VNU,Variable Node Updating Units)的设计方法.按照"化整为零"的思想,将CNU与VNU分成若干小的运算单元,在不同码率下对这些运算单元进行动态组合构成新的CNU与VNU,从而减少不同码率下硬件资源的冗余,提高了译码速率.最后,按照本文提出的译码器结构,使用Altera公司Stratix系列的FPGA EP1S80实现了中国数字电视地面广播传输标准中使用的0.4,0.6和0.8三种码率LDPC码的译码器.实现结果表明:该结构的多码率译码器仅比单码率译码器多耗用12％的硬件逻辑资源,存储器相当;而相对于传统的多码率译码器结构,本结构在不增加硬件资源的情况下,将0.4码率码字的译码速率提高了100％,将0.6码率码字的译码速率提高了50％.      

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

基于迭代译码的LDPC码稀疏校验矩阵重建

为了改善高误码率情况下低密度奇偶校验（LDPC）码稀疏校验矩阵重建算法的性能,基于迭代译码的思想提出了一种稀疏校验矩阵的重建算法。首先,利用对偶空间算法获取到部分非稀疏校验向量,并对其进行稀疏化处理。其次,利用稀疏化后的校验向量对LDPC码进行软判决迭代译码,从而对码字中错误比特进行纠正,以改善码字质量。然后,对纠错后码字再次进行校验向量获取,不断重复迭代。最后,实现LDPC码稀疏校验矩阵的重建。实验结果表明:在误码率为10-3量级下,针对IEEE802.16e、IEEE802.11n等协议下的LDPC码,所提算法均能有效完成重建,同时新算法的稀疏矩阵重建率要明显好于传统方法。      

基于GPU的LDPC存储优化并行译码结构设计

提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9 ～34.8倍.     

一类准循环LDPC码及其编码

针对空间通信的特点, 对基于循环矩阵构造的一类正则准循环LDPC码进行了改进, 得到了一类非正则准循环LDPC码. 与原码相比, 这类非正则LDPC码的奇偶校验矩阵H具有3个特点: 行满秩, 具有下三角结构, 引入了一度变量节点. 前两个特性使得这种LDPC码的编码计算复杂度和结构复杂度都与校验位长度成正比, 从而便于编码器的软硬件实现. 第三个特性使码的迭代译码门限稍有降低, 但同时还能保证译码的收敛, 计算机仿真结果也证明了这一点. 本文还简化了对围长不小于6的条件的证明, 推导了系统码校验位的计算公式, 并在此基础上给出了利用移位寄存器的编码电路.      

原模图LDPC码的准循环扩展和编码算法

原模图LDPC码性能优异, 适合高速编译码, 但针对它的扩展和编码算法研究较少. 利用矩阵环与多项式环的同构关系, 提出了原模图LDPC码准循环扩展和生成矩阵求解的高效算法. 仿真结果表明, 用所提出的扩展算法得到的原模图LDPC码, 在相同的最大变量节点度条件下, 性能优于已知的最好无结构非正则码.      

多码率串并Viterbi译码器优化设计

为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究.通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个.使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码.优化结构与传统串并结构相比,译码速度相同,硬件资源可...     

适用于卫星导航系统的结构化LDPC码

结构化低密度奇偶校验码可通过基矩阵和扩展因子描述,具有较低的编译码复杂度和优异的译码性能。相比卫星导航系统IS-GPS-800协议中的非规则LDPC码,在校验位采用双对角和"a-0-a"连接关系的结构化LDPC码,同样可以达到线性复杂度编码。除此以外,通过设置不同的扩展因子和修剪操作,结构化LDPC码可以灵活支持不同多种长度的自适应传输,其中修剪操作的打孔/截短图案可以通过外信息转移(Extrinsic Informa-tion Transfer Charts,EXIT)分析方法优化。结合圈长分布和外信息度数谱联合优化设计方法,提出单个基矩阵的编码方案,通过配置不同的扩展因子和修剪方案,实现多种传输码长配置。译码仿真结果显示经过优化打孔/截短图案修剪的结构化LDPC码的译码性能要略优于IS-GPS-800协议中的非规则LDPC码。     

符合CCSDS标准的RS(255,223)码译码器的FPGA实现及其性能测试

RS（Reed-Solomon)码是差错控制领域中一种性能优异的非二进制分组循环码，由于它具有很强的随机错误和突发错误的纠错能力，被CCSDS，NASA，ESA等空间组织接受，广泛应用于深空探测中．本文采用改进的Berlekamp算法，用FPGA实现了符合CCSDS标准的RS(255，223)码译码器；介绍了该译码器的实现流程、性能测试方法和基于PCI总线接口的测试平台；给出了测试结果，并且对理论上RS(255，223)译码器的误码性能与实际测试的误码率结果进行了比较和分析．验证结果证明该译码器能工作在400Mbps以上的码率，使用FPGA资源180000门，译码效果与理论上译码效果一致．     

采用LDPC码方案的战术数据链系统

战术数据链系统能够提高部队信息化作战能力,其中信道编码技术是保证消息传输可靠性的关键技术之一.构建了一种新的战术数据链系统,系统采用低密度奇偶校验(LDPC,Low-Density Parity-Check)码方案,LDPC码是适用于传输可靠性要求高的通信系统的新型码组.介绍了LDPC码方案中的和积算法,描述了系统的传输模型,分析了系统在固定频率和加性白色高斯噪声(AWGN,Additive White Gaussian Noise)信道条件下的链路性能.利用计算机进行蒙特卡罗仿真,结果表明:在AWGN信道和瑞利衰落信道下,LDPC编码方案可以有效地降低数据链系统的误比特率,取得比采用里德·所罗门编码的联合战术信息分发系统更好的误码性能.LDPC码作为信道编码技术的备选码组,为进一步提高战术数据链的可靠性提供了一种解决方案.      

改进的基于剩余度置信度传播的LDPC解码算法

低密度奇偶校验（LDPC,Low-Density Parity-Check）码的剩余度置信度传播（RBP,Residual Belief-Propagation）和基于行的剩余度置信度传播（NWRBP,Node-Wise RBP）解码算法的性能提升非常有限且计算复杂度较高.提出改进的RBP（ERBP,Enhanced RBP）算法,在一个子迭代中,仅更新一个消息,然后设置被更新消息所在行的所有节点的剩余度值为0,使得ERBP解码算法在每个子迭代中使用不同行的消息进行计算,以加速迭代收敛.不同的LDPC码用于对所提出的算法进行性能仿真.仿真结果表明,与其他算法相比,ERBP算法降低了误帧率（FER,Frame Error Ratio）,并加快了迭代收敛速度.      

CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。