ChirpZ变换的FPGA实现方法

研究用FPGA实现CZT变换的算法推演和硬件结构 ,给出用FPGA计算快速CZT变换的结构框图 ,并把每一个模块映射到可以实现的逻辑结构 ,估计使用的资源 ,结果可为FPGA实现CZT的具体设计参考     

一种基于小波的快速景象预处理算法

由于景象匹配中基准图与实时图的差异，景象的预处理被证明是提高匹配概率的重要途径。在小波算法的基础上，提出了一种与小波预处理算法等价的预处理卷积核。这一卷积核保留了小波预处理算法在匹配概率和匹配精度方面的优点，同时降低了运算的时间复杂度。卷积核对每个像元的操作只需要完成4次加法运算，无需浮点数和乘法运算，便于DSP和FPGA的实现。     

数字电视地面接收机的解映射改进算法及实现

针对《数字电视地面传输系统帧结构、信道编码和调制技术规范》国家标准(以下称国标),提出一种用于国标全模式接收机的解映射改进算法。利用国标中的QAM星座图中符号与信息比特间的规律,简化解映射电路,同时实现多QAM模式的解映射模块复用。算法已在基于FPGA的国标全模式接收机中得到了验证,与传统解映射算法相比,算法既节省了硬件资源,同时还提高了系统速度。     

可重构的通用硬线逻辑电路算法验证平台的设计

介绍一种通用硬线逻辑算法验证平台的设计思路。在人机交互界面干预下,可通过高性能的PCI局部总线接口,从文件系统向算法验证平台系统分别传送构成待验证算法硬线逻辑的码流以及该算法运算所需的输入数据,并将该算法的运算结果向文件系统输出。利用这个平台,已验证基于小波变换和零树编码的先进的图像压缩/解压缩算法的硬线逻辑。本系统的框架也可用于验证其它用同类且规模类似的FPGA(CPLD)实现的硬线逻辑算法。因此,它是一个通用的算法验证平台框架     

基于FPGA的串行RS+Viterbi级联译码器的设计与实现

提出了一种基于现场可编程逻辑阵列(FPGA)的RS码(255,223)级联卷积码(4,3,3)译码器及其实现,给出了系统结构。其中级联译码器均采用串行结构,减少了资源占用。卷积译码使用Viterbi算法,给出了其初始化网络、分支度量计算、加比选、累计度量储存、幸存路径储存和回溯等主要部分;RS译码采用欧几里德算法,给出了伴随式计算、错误位置和错误值多项式计算(钱搜索计算错误位置、福尼算法计算错误值)、模二和计算解码输出等关键部分。     

基于改进Hough变换的ASAR图像船只尾迹检测算法研究

为能更准确地对先进合成孔径雷达(ASAR)图像中船只尾迹进行探测,提出了一种基于改进Hough变换的船只尾迹检测算法。切割ASAR窗口图像,以尾迹为中心、略小于尾迹长度为高度,确定含船只目标及其尾迹的窗口,将船只用窗口图像灰度均值替代以使其不影响尾迹检测。用改进Hough算法,先后对亮尾迹和暗尾迹进行检测,在变换域中由设定的阈值寻找峰值,反演出尾迹所在直线,再由阈值条件确定尾迹的起点和终点。给出了用于ASAR图像船只尾迹检测算法的流程。对两幅含船只尾迹的ASAR图像进行了检测,结果表明:与传统算法相比,该算法运算简单,实现速度快,能较准确地检测到船只尾迹及其起点和终点。     

基于FPGA的大时宽带宽积频域脉压设计

介绍了基于ALTERA公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法.在分析了基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成了最大4096点块浮点FFT.整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

一种OFDM信号峰均比抑制算法设计

针对移动通信系统中OFDM信号峰均比抑制算法实现复杂度高等问题,提出一种低复杂度的迭代限幅滤波峰均比抑制算法。算法首先根据功率门限P0与限幅因子α对OFDM信号的实部与虚部进行限幅处理,然后将限幅处理后的信号变换到频域进行滤波和星座扩展,最后将频域信号变换到时域,完成一次迭代限幅滤波处理。通过适当选择限幅因子α,算法仅需加法运算即可实现限幅处理。在迭代运算中,算法采用高于采样率的工作时钟复用FFT/IFFT变换单元,减少了发射机中峰均比抑制的资源消耗。仿真结果表明,所提出的算法在有效降低实现复杂度的同时,保持了较好的峰均比抑制和误比特率性能。     

基于FPGA的SAR图像Lee滤波器算法实现

在以SAR图像为基础的导弹末制导系统中,对图像匹配的速度要求很高,如果用软件实现去除图像相干斑的Lee滤波算法,处理时间相对较长,失去了其实际应用的价值.为解决这一问题,可以利用FPGA来实现Lee滤波算法,针对算法中运算消耗时间较多的开方运算、指数运算,建立高效的算法模型,本文实现了开方运算仅需要2个迭代周期、指数运...     

基于FPGA的并行数字脉压设计

在超宽带雷达接收系统中,对超大带宽、高数据率和大数据量的基带信号处理,并不再适合采用传统的基于DSP芯片的低速率串行脉压方式.在数字中频接收系统中基于FPGA实现并行多相滤波数字下变频与并行数字脉压的综合设计,采用并行多相FFT和频率抽取IFFT的算法架构,多个并行基带信号同时进行脉压运算,相比传统串行方式能够大大提高处理效率.将数字脉压由雷达信号处理系统提前到数字中频接收系统实现,并基于FPGA实现并行高效处理,对优化雷达系统的接收及处理架构具有重要意义.     

一种基于FPGA的高斯噪声源设计

针对当前高斯噪声源的应用需求,设计了一种基于FPGA的高斯噪声源。文中采用可定时播种的LFSR产生均匀分布随机序列,其中ADC采集系统噪声产生真随机种子定时为LFSR播种,由此得到的高速均匀分布序列。应用Box-Muller方法将均匀分布序列变换为高斯分布序列。为了实现高速运算变换,以查表方法取代了开方等运算,同时论文采用线性插值的方法大幅度减少查表使用的片内高速存储资源,该方法适宜在FPGA内实现。经过仿真验证原理正确,设计合理,研制的样机合成高斯噪声样点输出率达到250MHz。     

深空接收机同步算法设计及实现

针对深空通信链路信号衰减大、传输时延长并存在大多普勒频移的特点,提出了一种基于CCSDS协议标准接收信号的同步算法,采用Costas反馈环进行载波同步,利用早迟门恢复定时时钟,通过相关性检测帧头解决相位模糊问题,最后对相位误差进行估计并补偿。在此基础上,设计并实现了适合于现场可编程门阵列(FPGA)定点运算特点的同步简化等效电路。基于Xilinx FPGA平台的实测结果表明,文章同步算法的硬件电路实现简单,在15dB信噪比的高斯白噪声情况下能较好地实现时间、频率的跟踪与锁定,可为未来深空接收机的优化设计提供有益参考。     

基于离散方波变换的脉冲星微弱信号周期性检测

为满足X射线脉冲星深空导航系统对脉冲星微弱信号周期性检测的要求,提出了一种基于离散方波变换(DSWT)的周期信号检测算法,并给出了其硬件实现方法.首先,通过对比DSWI和FFI变换核的相似性,证明了DSWT算法进行周期性检测的可行性,同时,研究了DSWT对白噪声的抑制作用;其次,DSWT的变换核仅取+1或-1,更适合硬件电路实现,给出了该算法的FPGA实现方法;最后,采用以Xilinx Spartan-3系列FPGA芯片XC3S2000为核心的开发板组成实验仿真系统,分别对实测和仿真脉冲星数据进行实验.结果表明:1.该算法可检测信噪比低于FFT算法;2.在信号输入完毕后3个时钟周期内即可得出计算结果,耗时比FFT算法少三个数量级;3.实现该算法所需的硬件资源少于FFT算法.     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

在轨高效目标检测加速技术

针对深度卷积网络目标检测算法参数量大、计算量大以及受星上计算资源、存储资源及功耗的限制，难以实现在轨部署的问题，提出了一种在轨高效目标检测算法加速框架与实现方法。首先，设计了一种可以同时兼容三种卷积算子的计算引擎，有效提高了资源利用率;其次，从通道和卷积核两个维度将目标检测算法模型展开，实现了加速器的高度并行化和可扩展性;最后，在多种FPGA平台上实现了该加速器并对其性能进行了评估。实验结果表明：所提出的加速器计算性能可以达到1843.2 GFLOPs(每秒千兆次浮点运算)，推理时间为0.22 ms。与同类加速器方案相比，所提出的加速器框架在性能、功耗、能效比及推理时间方面具有很大优势，适合部署在资源受限环境中，具有良好的星上应用前景和价值。     

基于等高线图与小波变换的3D地形匹配算法研究

提出一种新的基于边缘的3D地形匹配算法。在算法中，一种结构紧凑的特征“等高线图”，用于表示参考高程图(DEM)及从实时数据恢复的高程图，这样3D地形匹配转化为基于等高线的匹配，即边缘(平面曲线)匹配问题。在边缘匹配过程中，首先用一种具有平移，旋转，尺度不变性的规范化小波描述子描述边缘。其次提出了一种基于小波系数域的快速边缘匹配算法，并分析了运算复杂性。由匹配成功的边缘对提取控制点的坐标。讨论了图像变换模型及基于最小均方根误差准则的图像变换参数估计方法。用真实地形实验表明该算法匹配精度高，计算速度快。最显著的特点是该算法抗噪声能力强。     

基于单DSP实现扩维并行离散Walsh变换算法的研究

离散W alsh变换(简称DWT)在实时信号处理中具有广泛应用,但它在单DSP上实现时,其高效求解问题规模受DSP片内内存容量的限制。在问题规模小于片内内存容量时,运算时间与问题规模近似呈线性关系;而当问题规模大于片内内存容量时,随着问题规模增加,运算时间近似呈现指数关系增加。文中在证明离散W alsh变换具有扩维并行性基础上,将N点的一维离散W alsh变换分解成N0×N1点的二维DWT(其中N=N0×N1)算法。算法通过减少数据的相关性的方法解决在单DSP平台上高效求解快速离散W alsh变换的问题规模受片内内存容量限制的问题,降低编程的复杂性。并在TMS320C80的单处理单元上进行该算法实现方法研究。结果表明,理论分析和试验结果吻合,算法适合在单DSP上实现。     

一种基于多层SOFM网络的星图识别方法

提出了一种基于自组织特征映射(SOFM)神经网络的星图识别算法。用基于支持向量机(SVM)的动态阈值选取算法选取导航星构建导航星库,将一多层多个并联SOFM子网的识别系统用于星图识别。给出了方法的流程。仿真结果表明,SOFM网络可提取星图中的复杂特征识别导航星。与传统三角形算法相比,该识别算法的识别准确率、鲁棒性和实时性更优,有一定的实用价值。     

干扰机中基于CORDIC算法的检波与鉴相实现

给出了一种在干扰机中适合于FPGA实现的基于CORDIC（Coordinate Rotation Digital Computer）算法的数字检波和数字鉴相方法。首先讨论了CORDIC算法和数字检波算法,并对算法的数字鉴相进行了分析,然后在FPGA中实现算法,并给出了基于算法的数字检波和数字鉴相实现结果。通过资源利用情况及FPGA仿真的结果表明,基于CORDIC算法的数字检波与数字鉴相方法是有效可行的。     

一种紧凑型SDF光学相关识别器

提出了一种基于光学子波变换的综合判剐函数(WFSDF)匹配滤波器.采用光学子波变换和综合判别函数,通过1个4f系统实现输入图像与综合判别函数(SDF)的子波变换的相关运算,根据计算全息方法制作复数匹配滤波器.计算机模拟仿真结果表明:与传统SDF匹配滤波相关相比,WFSDF匹配滤波器的相关峰锐化,识别率更高,且光学识别系统简化,能实现多目标的畸不变识别,利于光学相关器的小型化,在导弹的末制导系统中有广阔的应用前景.