高速实时数字信号处理器ADSP21060及其应用

高速实时数字信号处理器芯片ADSP21060是一种高性能的32位浮点DSP器件，它采用超级哈佛结构，片内四套独立的总线，完成双数据存取、指令存取和I／O读写；片内集成了大容量的双端口SRAM和32位浮点运算单元。由多个ADSP21060处理器组成的并行系统非常适合于雷达信号的实时处理，本文以笔者设计的脉冲多普勒雷达实时信号处理器为例对ADSP21060的应用进行了介绍。     

高速矢量处理器DSP24

介绍一种高性能的矢量处理器 DSP2 4 / MMU2 4。该芯片组不仅具有优异的处理性能 ,而且数据吞吐率很高 ,编程方便。通过合理地设计电路图和 PCB板 ,可以将该处理芯片方便地设计成多种不同处理性能的处理机 ,以满足不同处理领域的要求。     

改进雷达脉冲压缩的数字技术

声表面波（ＳＡＷ）器件传统上是雷达脉冲压缩中产生线性调频信号并对其进行匹配滤波的唯一方法，然而用现有的高速数字信号处理器（ＤＳＰ）能设计出既能快速工作而旁瓣电平又低的匹配滤波器。     

实时数字信号处理技术实现全数字解调器

描述了适用于卫星数字通信及陆上移动通信的全数字解调器的设计技术以及测试结果。对用ＤＳＰ技术实现全数字解调器所涉及到的关键问题，即时钟同步和载波同步，进行详尽的说明。用该技术设计的解调器，其大部分功能都是由软件来完成，而且，通过修改软件可方便地实现ＢＰＳＫ／ＱＰＳＫ、π／４－ＱＰＳＫ信号的解调。因此，采用该技术设计的解调器，设计灵活，性能好，可靠性高。     

在嵌入式高性能计算机上的实时STAP验证

采用Ｉｎｔｅｌ Ｐａｒａｇｏｎ的一种２９个节点的加固型计算机机已实现了包括空时自适应处理（ＳＴＡＰ）算法的１６通道相控阵雷达的实时信号处理。讨论了有效地实现信号处理的每一步所采用的技术。已达到了３．１５ＧＦＬＯＰＳ的总吞吐率和４８％的处理效率，表明嵌入式高性能计算机在真实系统约束条件下能够接近达到他们宣传的最高吞吐率。     

用于ESM系统的CFAR处理器

作者研究了一种用于ESM接收机自适应门限系统的CFAR处理器的设计。对于这种用途，ESM系统的重要技术指标是接收不同宽度和速率的脉冲以及噪声干扰性。确定背景噪声统计的主要难题是干扰信号问题。在背景噪声功率的允差范围内，提出一种MEx-CFAR处理器，它具有良好的抗干扰脉冲的能力。当噪声功率变化大时，建议采用AMEx-CFAR处理器的性能。采用反馈环路结构。AMEx处理器能快速适应新的背景条件。本文用蒙特卡罗模拟研究了所提出的CFAR处理器在各种情况下的性能，讨论了用以确定处理器设计参数的方法。     

基于DSP技术的雷达目标模拟器

本文介绍了一种基于数字信号处理（DSP）技术的雷达目标模拟器，它具有产生高、中、低重复频率和线性调频与非调频信号等多种脉冲调制波形输出的能力，并且距离变化和多普勒速度相关，可以较好地满足脉冲多普勒雷达系统调试对模拟信号源的要求。     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

基于APAC517实现高速实时数据显示

本文介绍了用于信号和数据处理的ADSP－2106X SHARC多机系统中实现实时图像显示的一种方法，并以某型雷达信号处理机数据显示为实现实时图像显示的一种方法，并以某型雷达信号处理机数据显示实例，讨论了使用APAC517过程中的一些关键问题。     

MTD雷达系统仿真及其抗干扰性能分析

动目标检测(MTD)雷达作为一种被广泛用于强杂波背景下检测运动目标的雷达,其各项性能越来越受关注.在分析MTD雷达信号处理系统的基础上,对某MTD雷达系统进行了仿真,得到了该系统中各个处理点上的具体信号形式.该仿真模型能较好地满足分析MTD雷达各项性能的需要.最后给出了发现概率随信杂比变化的曲线来说明该雷达的抗干扰性能.     

商用ADSP-21060L总剂量辐照试验与分析

空间太阳望远镜(SST)设计采用多片商用数字信号处理器ADSP-21060L组成处理阵列,以完成在轨海量数据处理任务。其中商用ADSP-21060L片内资源丰富、结构复杂,其耐受总剂量辐射的能力是设计的关键指标。提出采用基于工程应用状态下的在线实时监测性能和参数的总剂量辐照试验方法;设计并完成5个样品芯片的总剂量辐照试验。试验结果表明该款芯片在总剂量大于20krad(Si)时功能失效,试验方案可行,试验数据可以作为其它星载计算机的设计参考。     

基于TMS320C6701的高速信号处理系统的设计与实现

介绍一种基于 TI高性能浮点 DSP- TMS32 0 C6 70 1的高速信号处理系统。该系统完全采用软件的方法实现对中频调频信号的采集、传输、谱分析、解调等一系列的处理 ,并将处理结果通过串口上传给计算机。为了解决 DSP总线冲突的问题 ,该系统采用了两级 DMA来实现采集数据的存储。试验证明 ,该信号处理板能够在 16 0 MHz下完成调频信号的采集、传输和处理 ,且满足实时性的要求     

高速低压差分信号（LVDS）器件应用设计方法研究

随着高速LVDS器件得到广泛应用，在高速信号使用LVDS传输时，信号传输线路问题、信号传输波形的最佳化成为非常重要的课题之一。由于印制电路板的布局布线直接影响信号传输质量，因此利用仿真对印制板分析成为设计上不可缺少的手段。有鉴于此，文章深入探讨了高速电路的设计，总结出设计技巧。     

高速低压差分信号(LVDS)器件应用设计方法研究

随着高速LVDS器件得到广泛应用,在高速信号使用LVDS传输时,信号传输线路问题、信号传输波形的最佳化成为非常重要的课题之一。由于印制电路板的布局布线直接影响信号传输质量,因此利用仿真对印制板分析成为设计上不可缺少的手段。有鉴于此,文章深入探讨了高速电路的设计,总结出设计技巧。     

自适应SCKF在高动态COMPASS信号参数估计中的应用

高动态环境下北斗二号导航信号具有较高的非线性特性,载波参数估计难以保证较高的精度。在分析高阶非线性载波模型的基础上,提出了一种基于平方根容积卡尔曼滤波（SCKF）的自适应滤波算法,对载波相位及其三阶导数进行估计。该算法使用容积数值积分原则直接计算非线性随机函数的均值和方差,且在迭代滤波过程中,利用移动窗口法通过最新量测信息来改进过程噪声和量测噪声的协方差阵,可获得较高的估计精度。仿真结果表明,相比EKF和SCKF,本文提出的方法具有更高的估计精度和更快的收敛速度。     

一种高效低成本的视频压缩方法实现

文章提出了一种基于DSP的高效低成本的视频压缩方法的实现.硬件采用TI公司DM642 DSP,其具有成本低的特点,视频压缩采用MPEG4算法,实现复杂度适中,可高效满足用户需求.文章通过研究DSP的硬件架构,软件上采用调整程序结构、存储器优化、流水线技术、线性汇编等优化方法对移植成功的MPEG4 C语言程序进行优化.经测试,该系统优化前为2秒一帧,经优化后达到了标清25帧每秒的压缩任务,可满足军用或民用视频压缩领域的高效低成本应用需求.     

卫星长寿命高性能动调陀螺仪研制

在分析有关影响因素的基础上，研制了用于某卫星的长寿命高性能动力调谐陀螺。研究了轴承、力矩器和驱动系统动平衡结构，以及装调工艺，同时介绍了双轴连轴承 储油环系统的设计和试验情况。试验结果表明，所设计的长寿命陀螺的性能较好，寿命试验稳定性高。     

基于高速高精度D/A的红外信号模拟器实现

针对红外信号模拟器精度高、数据量大以及数据速率高的要求,采用FPGA、SDRAM和高速高精度D/A的实现方案。在研制过程中解决了D/A的抗噪声、高精度、数模高速转换等关键技术。实验结果表明,该模拟器可以达到0．8mV的模拟信号输出精度、20MHz的数据打入速率以及4MHz的多路模拟信号转换速率。该模拟器现已交付使用并达到了系统需求。