基于存贮逻辑的通用串行信号生成方法

国内航空航天飞行器的研制过程中，经常重复研制信号模拟器，为了解决该问题，本文提出了一种基于存贮逻辑的通用串行信号生成方法，并给出了基于该方法的一个设计实例。     

基于ADS7945的微弱信号采集系统

针对实际测试测量过程中微弱信号容易被噪声淹没且处理困难的问题,本文设计了一种基于ADS7945的微弱信号采集系统。该采集系统的设计以ADS7945、程控增益放大器PGA202和累加平均算法为基础。在硬件设计过程中综合分析了供电电源、电压基准以及屏蔽对系统性能的影响,并给出了相应的设计方法。在软件设计过程中使用FPGA完成对ADS7945的采集数据解串及实现累加平均算法。实验结果表明该微弱信号采集系统可以对10KHz,50μVpp的正弦信号进行有效测量。在输入10KHz,50μVpp正弦信号时,系统的信噪比达24.6d B。     

基于FPGA IP核的脉冲压缩算法的实现

线性调频脉冲压缩信号具有作用距离远、抗干扰能力强的特点。为实现线性调频信号的数字脉冲压缩,文章提出了一种基于FPGA IP核的脉冲压缩设计方法。文章着重介绍了如何使用FPGA IP核来实现频域脉冲压缩,同时对使用流水线型或基2结构实现FFT算法的优缺点和适应性做了详细对比。实验结果表明,文章提出的脉冲压缩设计方法性能良好,便于工程实现。且该方法的参数设置灵活,可以简化FPGA软件设计,缩短研发周期。     

扩频信号快捕算法硬件设计与实现

为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。     

CCD航拍相机实时数据处理系统的设计研究

文章结合某高分辨率CCD航拍相机的实例分析了DSP＋FPGA＋FLASH实时图像处理系统的特点和优越性,并介绍了用于该系统的设计与实现,提出了设计中需要注意的全局时钟和数据交互等几个关键性问题,结合实际工作给出了具体的分析和解决方案。     

基于FPGA的S模式询问信号的侦收解码

S模式询问信号包括前同步脉冲和有效数据两个部分,且通过PAM和DPSK调制方式发送出去。针对其信号特点,从时域和频域考虑,给出两种解码方法,并对其计算机仿真结果进行了对比,得出互谱分析法抗干扰能力优于基于DFT解调法的结论。在ISE开发软件环境下,采用硬件编程语言VHDL,实现了基于FPGA的互谱分析解码设计。     

基于FPGA的角跟踪接收机误差信号平滑算法的实现

在星间链路自跟踪系统中,角跟踪接收机中误差信号的抖动大小决定系统天线跟踪精度和稳定度。为降低误差信号的抖动,结合工程实际应用情况,在FPGA上实现一种16点加权平均滑动窗算法。该算法首先对误差信号进行频谱分析,找出误差信号的频率分布范围。然后根据误差信号采样率和误差信号的频率分布范围,确定加权滑动窗点数和加权系数。最后在FPGA上对该算法进行实现,实现过程中采用桶形移位器方式,将15次加法和1次除法运算降低为1次加法,1次减法和1次截位操作,FPGA资源使用量显著降低。实际测试结果表明,该算法能有效对角跟踪接收机误差信号进行平滑,从而解决角跟踪接收机在低信噪比、高信息速率情况下误差信号抖动不满足指标要求的问题。误差信号抖动由0.25V左右降低为0.06V左右,这一方式显著改善了系统性能。     

“高分四号”卫星大面阵红外相机视频处理电路的FPGA设计

"高分四号"卫星填补了多项国内外的技术空白,其搭载的红外相机首次实现了大面阵红外探测器成像,并展示了高品质的大面阵红外成像能力。文章以高可靠性,高信噪比,小型化的大面阵红外相机视频处理电路为目标,从FPGA(Field Programmable Gate Array)设计角度给出设计思路和技术方案。首先,分析了大面阵红外探测器、设备工作环境与小型化、信号采样精度、高速串行数据传输等技术特点与难点。其次,给出设计思路和技术方案,包括使用时钟管理芯片进行时钟网络设计,提高了信号采样精度并提高了高速串行数据传输的可靠性;使用在轨信号处理实现通道不一致性校正,提高了图像的信噪比;使用电子限流器防止器件的单粒子栓锁,提高了器件的工作可靠性;使用一块FPGA实现焦面控制、信号处理、工程数据处理、外围芯片控制等全部功能,实现了设备的小型化与轻量化;地面进行了自适应像元校正与可编程盲元替换实验,为后续型号在轨应用提供了技术储备。最后,从红外相机外景成像效果可以看到,设计思路和技术方案可行且满足任务要求。     

基于FPGA的并行数字脉压设计

在超宽带雷达接收系统中,对超大带宽、高数据率和大数据量的基带信号处理,并不再适合采用传统的基于DSP芯片的低速率串行脉压方式.在数字中频接收系统中基于FPGA实现并行多相滤波数字下变频与并行数字脉压的综合设计,采用并行多相FFT和频率抽取IFFT的算法架构,多个并行基带信号同时进行脉压运算,相比传统串行方式能够大大提高处理效率.将数字脉压由雷达信号处理系统提前到数字中频接收系统实现,并基于FPGA实现并行高效处理,对优化雷达系统的接收及处理架构具有重要意义.     

一种基于RapidIO总线的高速图像数据传输设计

为解决传统图像处理系统带宽不足的问题,设计了一种基于高速串行RapidIO总线的图像处理系统,该系统通过Camera Link接口接收图像数据,经过FPGA预处理之后,通过RapidIO总线传输到DSP内存中,进行复杂的算法处理。本设计通过FPGA实现了RapidIO接口,采用了基于FIFO缓存的设计方法,来实现Camera Link接口与RapidIO接口间的匹配和转换。试验证明:该系统工作稳定可靠,数据传输速率高,满足应用需求。     

GPS接收机基带信号处理模块的FPGA实现

论述在GPS接收机三个功能模块中基带信号处理模块的具体作用。利用FPGA技术的先进性和软件无线电技术的灵活性开发出具有自主知识产权的功能模块。介绍其设计实现,着重于伪码生成器和NCO的实现,同时给出相关的仿真结果。     

基于FPGA技术的GPS卫星数字中频信号模拟器设计

高精度的卫星信号模拟器是高动态GPS卫星信号接收机设计的重要辅助工具。本文在对GPS仿真技术理论分析的基础上,提出了一种基于FPGA技术的硬件设计方案,与通常的设计方法相比,这种GPS卫星信号模拟器具有逼真性、可编程性强、易于使用的特点,为GPS接收机的设计提供了必要的支持。     

一种星载相机EMCCD高压驱动电路设计

介绍了一种星载相机电子倍增CCD（EMCCD）高压驱动电路的设计。该设计基于FPGA,采用直接数字频率合成技术实现正弦码数的发生,并能接收卫星指令信号进行在线调幅和调相;然后通过低压差分信号（LVDS）总线和高速大幅值运放技术,把正弦信号转化为EMCCD所需的高压倍增驱动信号。利用仿真与计算进行电路参数设定,并研制了实物样机。试验结果显示：电路生成的驱动信号相位调整步长为π／8,幅值调整精度优于0．01V。该设计可为国内后续EMC-CD卫星相机的研制提供参考。     

基于离散方波变换的脉冲星微弱信号周期性检测

为满足X射线脉冲星深空导航系统对脉冲星微弱信号周期性检测的要求,提出了一种基于离散方波变换(DSWT)的周期信号检测算法,并给出了其硬件实现方法.首先,通过对比DSWI和FFI变换核的相似性,证明了DSWT算法进行周期性检测的可行性,同时,研究了DSWT对白噪声的抑制作用;其次,DSWT的变换核仅取+1或-1,更适合硬件电路实现,给出了该算法的FPGA实现方法;最后,采用以Xilinx Spartan-3系列FPGA芯片XC3S2000为核心的开发板组成实验仿真系统,分别对实测和仿真脉冲星数据进行实验.结果表明:1.该算法可检测信噪比低于FFT算法;2.在信号输入完毕后3个时钟周期内即可得出计算结果,耗时比FFT算法少三个数量级;3.实现该算法所需的硬件资源少于FFT算法.     

电子战中的基带雷达信号源设计

现代战争中部队信息化作战的能力已经成为战争成败的关键因素,构建高逼真度的基带雷达信号源对于电子战的指挥与训练具有重要意义。研究了一种基于FPGA 基带雷达信号源的设计。首先在上位机开发应用程序,对FPGA 进行参数配置,然后研究了DDS产生信号的原理,将关键的信号产生模块封装成AXI总线接口的IP核,增强了设计的灵活性和重用性,最后结合一片高速D／A芯片进行数模转换,完成了基带雷达信号源的设计。利用频谱仪测试了信号源的性能指标,实测表明整体设计符合电子战中对雷达系统的应用需求。     

航空制导炸弹SINS/GPS组合导航系统的设计

针对某型航空制导炸弹设计了SINS/GPS组合导航系统,考虑到制导航弹的高精度、低成本的特殊要求,系统采用了基于挠性陀螺的IMU作组合,而导航计算机采用基于“浮点DSP FPGA”的主从式多处理机模式,具有实时性好、运算精度高等优点,同时文章讨论了系统软件的详细设计,包括系统自检、初始对准、惯导解算、信息融合等模块的设计及部分核心算法的实现,最后对原理样机进行了地面跑车试验,试验结果表明系统的设计是成功的,利用该方案设计的原理样机能够满足实际要求。     

星载遥感CCD相机高性能时序发生器的研制

文章介绍了星载遥感CCD相机高性能时序发生器的研制过程。根据TDICCD驱动时序信号的特点,采用先进的EDA工具（包括Libero IDE、Synplify Pro、Modersim等）对时序发生器进行了设计、综合、仿真。研究了反熔丝现场门阵列（Field Programmable Gate Aarray,FPGA）器件自身结构的特点,在自动布局布线的基础上采用人工干预的方法对局部寄存器和逻辑门进行了合理布局布线,优化输出I/O时序,使得驱动CCD的水平转移信号之间偏斜最小,并精确调整了水平转移信号的相位关系,从而提高了CCD模拟信号的精度,使时序发生器达到最佳性能,同时缩短了研制周期、降低了成本。     

用系统级仿真软件SystemView实现FPGA设计

分析在系统设计和具体实现之间确定转换标准的重要性 ,并介绍用 System View软件实现 FPGA (Field Programmable Gate Array,现场可编程门阵列 )设计的具体流程及将此功能应用于 FIR滤波器设计的实例     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。