卫星扩频应答机抗单粒子翻转技术研究

对卫星扩频应答机抗单粒子效应的方法进行分析,设计了采用反熔断丝工艺的FPGA （A54SX32）,通过回读比对功能对FPGA 进行监控和处理。此方法大大降低了单粒子效应造成卫星扩频应答机发生功能性故障的可能性,并在系统中通过内部高可靠单机对易发生单粒子效应的扩频应答机进行监控,诊断出故障后进行修复,同时设计定时复位对应答机进行复位、开机操作,确保卫星在轨扩频应答机的正常稳定工作。     

星载BX1750A芯片抗单粒子翻转性能评估

用软件包和FOM方法分别计算了BX1750A芯片在三种太阳同步轨道以及不同宇宙环境下的单粒子翻转率。根据器件及单片机系统在轨单粒子翻转率与“零翻转”可靠度的关系，量化地评估了该芯片及所属系统应用于不同飞行任务时的抗单粒子翻转(SEU)性能。分析结果表明，BX1750A芯片抗单粒子效应的性能较高，可作为低太阳同步轨道3年或5年寿命卫星关键计算机系统的选用芯片。同时为确保系统SEU零失效，有必要采取软件和其他加固措施。     

SRAM型FPGA空间应用的抗单粒子翻转设计

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转(SEU)的影响,造成FPGA逻辑错误和功能中断,因此空间应用时必须对其进行抗单粒子翻转加固设计,提高其空间应用的可靠性。文章综述了几种FPGA抗单粒子翻转的设计方法,包括三模冗余设计、动态刷新设计和动态部分可重构设计等。利用构建的测试系统,验证以上多种FPGA抗单粒子翻转设计方法的工程可实施性。     

卫星抗辐射加固技术

分析了FY－1C卫星运行轨道空间辐射环境，介绍了整星、单机、器件抗辐射要求。卫星研制过程中，对各单抗和系统在技术设计、元器件设计、软件编制等的抗辐射加固设计要求。特别对有CPU和存储器的单粒子翻转效应（SEU）和闩锁效应（SEL）试验。仪器和系统的软件均用故障注入的方法完成了抗SEU的仿真试验。     

SRAM的SEU效应及加固技术三维数值模拟

利用TCAD软件,构建了特征尺寸为0.18μm的三维器件模型,采用器件与电路联合仿真的方法,对重离子在静态随机存储器(SRAM)中引起的单粒子翻转(SEU)效应进行了模拟,分析了SRAM单粒子翻转的机理。仿真了各种阻值的反馈电阻对SRAM抗SEU的效果,确定了SRAM单元抗SEU反馈电阻的阻值。仿真结果表明,搭建的仿真平台可为加固型SRAM电路的研制提供仿真平台和设计依据。     

一种XILINX7系列FPGA的抗单粒子翻转加固技术

为解决XILINX公司7系列FPGA受SEU (单粒子翻转)的影响,采用一种基于软件错误缓解IP核(SEM IP)的新型回读刷新技术,使用SEM IP的故障注入方法并进行故障注入实验及单粒子实验。实验证明,该技术可在FPGA配置位流数据结构未知的情况下,以帧为单位对XILINX 7系列FPGA的配置位流进行比对及纠错,从而实现抗SEU加固。     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

一种SRAM型FPGA内嵌CPU软核的SEU效应防护设计与验证

SRAM型FPGA内嵌CPU软核开发成本低、开发过程灵活,可以替代独立的DSP或CPU器件,执行星载设备核心控制功能。但这种内嵌CPU软核容易受到空间单粒子翻转效应(SEU)的影响。SEU可能导致内嵌CPU软核的硬件或软件故障,对其在轨应用影响较大。提出一种针对SRAM型FPGA内嵌CPU软核的SEU防护方案,通过"三模冗余+动态刷新"对CPU软核的硬件结构进行防护,通过冗余自刷新模块替换对CPU软核的存储区进行防护。该方案经过了软件注错验证及粒子辐照试验验证,证明其能够有效提高SRAM型FPGA内嵌CPU软核对SEU的容错能力。     

脉冲激光诱发65nm体硅CMOS加固触发器链的单粒子翻转敏感度研究

针对65 nm体硅CMOS工艺触发器链,利用脉冲激光研究了敏感节点间距、加固结构和测试数据类型等因素对电路的单粒子翻转效应(SEU)敏感度的影响.研究表明:敏感节点间距增大可有效提高双互锁存(dual interlocked storage cell,DICE)结构触发器链的抗SEU性能,但当敏感节点间距较大(如>4....     

低轨互联网卫星在轨单粒子翻转分析及防护措施

空间单粒子翻转（SEU）对于在轨卫星寿命和可靠性有着较大的影响,然而,针对低轨互联网卫星1000～1200 km的典型极地轨道空间SEU,目前缺少在轨试验验证结果。文章对某型号的两颗卫星在轨7个月以来的SEU事件记录数据进行处理和分析,给出互联网卫星1050～1425 km不同轨道高度上的SEU事件发生的频度、区域及概率,结合在轨运行情况提出互联网卫星在轨单粒子翻转的软硬件防护设计措施。数据表明,在当前低轨互联网卫星的典型轨道高度上,对于抗单粒子翻转阈值为0.7 MeV·cm2/mg的低阈值SRAM器件,在轨SEU事件大部分发生在SAA区域,发生概率约为7.63×10-7 bit-1·d-1。结合卫星在轨空间防护设计经验,通过加强元器件选用控制、软硬件冗余设计、关键器件限流等措施,可以有效提高低轨互联网卫星的在轨可靠性。     

一种基于FPGA的抗辐射加固星载ASIC设计方法

针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。     

CCD视频信号处理器件单粒子效应试验

文章利用重离子地面模拟源,采用图像分析方法,开展了CCD视频信号处理器件单粒子效应系统性试验与测试研究。首先介绍了器件单粒子效应(SEE)试验方案、试验测试系统组成;然后通过试验研究获得了器件单粒子翻转(SEU)和单粒子锁定(SEL)特征参数,评估了视频信号处理器件单粒子翻转、单粒子锁定效应对系统成像性能的影响。试验结果表明:地面试验测试系统可有效实时判断、统计该器件单粒子效应发生事件,并能直观实时观察到单粒子事件发生时遥感图像的变化;视频信号处理器件随着重离子LET值增大,其单粒子截面呈增加趋势,器件对重离子诱发的单粒子效应比较敏感;单粒子锁定对光学遥感器成像任务的危害程度高于单粒子翻转。最后给出了采取单粒子锁定防护建议。     

单板双机嵌入式486容错子系统的设计

针对空间辐射环境中比较容易发生的单粒子翻转事件 ,提出一种低成本的商用器件解决方案———单板双机嵌入式容错子系统。该子系统把两个相对独立的嵌入式 4 86单机通过现场可编程门阵列 (FPGA)耦合起来 ,双机通信和数据比对都通过FPGA来完成 ,同时通过数据比对发现和消除单粒子翻转 (SEU)所引起的错误。由于系统中应用了较多超大规模集成电路 ,系统非常紧凑 ,用单板就实现了一个容错子系统     

基于DMR-CED容错方法的多相结构数字下变频SEU防护设计

商用SRAM型FPGA具有低功耗和可重配的特点,可以为空间应用提供更好的性能,但其在空间环境下容易受到单粒子翻转效应(SEU)的影响。三模冗余是一种传统的SEU防护方法,然而应用到多相结构的数字下变频上会占用太多资源。提出一种针对多相结构数字下变频的SEU防护方案,通过双备份冗余(DMR)与并发错误检测(CED)相结合的方法对多相结构的数字下变频进行防护。通过故障注入的方法进行防护性能评估,并对所提方案和三模冗余的结果进行对比,验证方案不仅有效且占用资源较少。     

基于130nm 工艺嵌入式SRAM 单粒子软错误加固技术研究

在空间环境中,嵌入式SRAM 易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM 的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM 加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3 种测试芯片。在兰州近物所使用Kr 粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM 抗单粒子软错误能力与写入频率有关,其中当SRAM 的写入频率小于0. 1s 时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM 可实现翻转bit 数降低2 个数量级,从而大大优化了SRAM 抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM 单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM 加固方案的选择。     

大容量抗辐射加固SRAM器件单粒子效应试验研究

针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。     

商用FPGA器件的单粒子效应模拟实验研究

描述了商用Xilinx Virtex\|II Pro器件的重离子辐射实验,以评估器件的单粒子翻转(SEU)特性并检验测试方法的有效性。针对器件不同的功能模块设计不同的实验方案,分别测试了FPGA配置信息,内嵌PowerPC处理器和RocketIO Gbit收发器的单粒子翻转截面,并对观察到的错误进行分析与分类。实验同时表明配置信息的周期刷新和三模冗余设计是减轻单粒子效应的有效方法。
     

一种面向航天应用的高可靠FPGA设计架构研究

SRAM型FPGA广泛应用于航天领域,但在空间环境中容易发生单粒子翻转事件(SEU),影响系统正常功能。文章在分析以往SRAM型FPGA系统设计的不足后提出了一种采用三模冗余架构(TMR)并对FPGA配置区域进行刷新重载的解决方案,采用马尔可夫模型对该设计方案进行了可靠性评估和仿真。结果表明,采用该架构的FPGA设计具有较高的可靠性与安全性,可实现宇航用FPGA的长期稳定运行。     

SRAM单元的单粒子效应三维敏感区形状参数模拟仿真方法

为揭示静态随机存储器（SRAM）辐射效应以及内部电荷收集变化规律,从而为器件辐射效应及加固提供有效的仿真数据支撑,针对器件在轨单粒子翻转（SEU）,提出一种SRAM单元的三维敏感区形状参数模拟仿真方法。首先通过器件级和电路级仿真相结合的手段,利用计算机辅助设计（TCAD）构建三维模型;然后通过仿真获得重离子从不同方向入射后的单粒子瞬态电流,将此电流作为故障注入到65 nm SRAM单元的电路级模型中仿真SEU;最终得到65 nm SRAM单元的单粒子效应（SEE）三维敏感区形状参数。     

星载测控应答机抗辐射加固与可靠性平台研究

从应用的角度,研究SDRAM型FPGA和高性能DSP在空间环境中的单粒子效应故障检测与加固设计问题,为低等级高性能VLS-DSPD的空间应用提供理论和试验上的支持。并介绍一种通用的星载信号处理平台体系结构,结合平台结构的可重构特性和高性能器件抗单粒子效应设计中的检错、容错、自主修复等加固设计方法,提高整个测控应答机的可靠性。