TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整;利用模块化思想提高了代码的可重用性、可测试性、可读性。最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

时序信号设计的一种新方法

文章结合高速时序工作的特点，从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中，利用数字时钟管理器（DCM），通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制，调节精度达到100ps。     

基于FPGA的收发共用天线体制时序的实现

介绍了一种基于FPGA的收发共用天线体制时序产生方法，给出了设计思路和仿真结果。该方法在电离层斜向返回探测系统IOBSS气中应用效果良好。     

TDICCD在航天遥感器中的应用

文中介绍ＴＤＩＣＣＤ的优点，重点阐述ＴＤＩＣＣＤ在航天遥感器应用需要考虑的主要技术问题及国外发展概况。     

时序信号设计的一种新方法

文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。     

一种基于热分析的FPGA时序分析方法

FPGA的实际工作温度是决定FPGA时序分析可靠性的决定因素。为了克服FPGA结温难以获取的问题,充分保证FPGA时序分析的可靠性,文章提出了一种基于热分析的FPGA时序分析方法。该方法通过对整机设备内热环境分析和建模来获取FPGA的实际工作温度,在此基础上进行FPGA时序分析和温度余量分析,准确获取FPGA时序信息。该方法包含热分析和建模、FPGA时序温度参数获取、FPGA时序分析、温度余量调整等4个过程。文章还结合具体应用,对该方法进行了过程说明和应用结果分析。通过该文提出的基于热分析的FPGA时序分析方法,可以准确计算获取FPGA器件的实际结温,并在此基础上开展时序分析,从而有效保证了FPGA时序分析的准确性和可靠性。     

VHDL语言在FPGA设计中的应用

着重介绍了基于ＶＨＤＬ综合的ＦＰＧＡ设计流程及ＦＰＧＡ设计中ＶＨＤＬ的编程方式，并以一个乘法器为设计实例，对几种设计方法进行比较，最后得出基于ＶＨＤＬ综合的Ｔｏｐ－ｄｏｗｎ的设计方法是ＦＰＧＡ设计中一种比较好的方法。     

基于FPGA的SDRAM控制器的设计与实现

由于同步动态随机存储器SDRAM内部结构原因导致其控制逻辑比较复杂。现场可编程逻辑门阵列FP GA作为一种半定制电路具有速度快、内部资源丰富、可重构等优点。本文设计了一种基于FPGA的SDRAM控制器,在介绍控制器的逻辑结构的基础上,对FPGA与SDRAM间数据通信进行了时序分析,实现SDRAM带有自动预充电突发读写和非自动预充电整页读写。     

三线阵TDICCD在测图卫星中的应用分析

分析了不同测图比例尺对测图卫星空间分辨率和交会角的要求和在使用三线阵延时积分电荷耦合器件(TDICCD)技术进行立体测绘时,由于地球自转导致的残留角将使测图卫星系统的调制传递函数(MTF)劣化,提出了减小影响图像质量方法的建议。     

卫星设备单片机时序设计

主要介绍单片机访问外部程序存储器和外部数据存储器的时序要求,以及利用Pro-teus软件对单片机在访问外部存储器时的时序进行仿真,并且在实际的电路中对访问时序进行了测试,验证了时序设计的合理性。     

高速帧转移型面阵CCD器件的时序设计

介绍了512×512高速帧转移面阵CCD器件时序设计的方法。在分析器件结构和时序关系的’基础上,确定了时序设计的主要参数,并利用复杂可编程逻辑器件（CPLD）EPM7256AETC100—5实现了CCD器件工作所需的各种时序信号。通过时序仿真证明,设计方法正确可行,运行稳定。     

GPS接收机基带信号处理模块的FPGA实现

论述在GPS接收机三个功能模块中基带信号处理模块的具体作用。利用FPGA技术的先进性和软件无线电技术的灵活性开发出具有自主知识产权的功能模块。介绍其设计实现,着重于伪码生成器和NCO的实现,同时给出相关的仿真结果。     

基于FPGA的模糊PID控制器的设计

本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器。由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。     

高密度数字磁记录器译码电路设计

高密度数字磁记录器是为资源等对地观测卫星专门研制的新型记录器。它记录两路NRZ- L信号 ,记录码速率可达 51.12 5Mb/ s,容量不小于 92 Gbit。该类型记录器技术指标、质量稳定性、可靠性等已经达到了 90年代国际先进水平。就该记录器的译码电路实现原理、实现方法作了说明。     

基于FPGA的CMOS图像传感器LUPA-4000时序设计

文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结合硬件平台的测试证明:该设计的正确性和稳定性均满足要求。此时序设计驱动下的探测器芯片动态范围更大、工作更灵活,适合于空间探测,尤其适用于空间暗目标的动态跟踪。     

一种新型实时总线协议及其FPGA设计

对于小规模总线型测控系统,目前国内还没有形成一个完整的通讯规范,因此建立一种完善的实时总线体系结构及其通讯标准就成为一个重要的研究课题;考虑到数据链路层协议对网络的实时特性有重要影响,借鉴工业现场总线Profibus和802.4协议,提出了一种适合小型化控制系统的新型令牌总线模型;详细阐述了这种总线模型数据链路层协议的令牌环生成和维护方式、令牌传递方式以及数据收发方式,介绍了基于FPGA技术实现该协议的具体方法,给出了信息传输时间的理论最大值和实际测试结果;实验结果表明这种低成本、小规模测控网满足了系统实时性要求,达到了预期效果,具有一定的实用性和推广价值。