共查询到19条相似文献,搜索用时 46 毫秒
1.
由于数字计算机的时序工作方式,在数字计算机上进行连续系统仿真,要做到实时,常常在频带上受到限制。以Transputer为基础的数字仿真器,采用了并行处理技术和超大规模集成电路相结合,使仿真速度大大提高。 相似文献
2.
3.
锁相环的环路带宽和捕获时间是两个相互制约的因素。提出一种基于最小均方误差准则的自适应调整环路带宽的数字锁相环,能将锁相环的入锁时间缩短为常规锁相环需要时间的1/10,同时在稳态下达到很小的环路带宽以抑制相位噪声。 相似文献
4.
一、时间同步的重要性
将通信网上各种通信设备或计算机设备的时间信息基于一个统一的时间标准(例如UTC时间),将时间偏差限定在足够小的范围内,这种同步过程叫做时间同步。一般来说,时间同步广泛应用于INTERNET。计算机时钟系统用于记录事件的时间信息,如E-MAIL收发时间、文件创建和访问时间、数据库处理时间等。[第一段] 相似文献
5.
7.
8.
9.
10.
11.
离散W alsh变换(简称DWT)在实时信号处理中具有广泛应用,但它在单DSP上实现时,其高效求解问题规模受DSP片内内存容量的限制。在问题规模小于片内内存容量时,运算时间与问题规模近似呈线性关系;而当问题规模大于片内内存容量时,随着问题规模增加,运算时间近似呈现指数关系增加。文中在证明离散W alsh变换具有扩维并行性基础上,将N点的一维离散W alsh变换分解成N0×N1点的二维DWT(其中N=N0×N1)算法。算法通过减少数据的相关性的方法解决在单DSP平台上高效求解快速离散W alsh变换的问题规模受片内内存容量限制的问题,降低编程的复杂性。并在TMS320C80的单处理单元上进行该算法实现方法研究。结果表明,理论分析和试验结果吻合,算法适合在单DSP上实现。 相似文献
12.
13.
14.
提出了一种在单数字信号处理器(DSP)平台上实现的扩维并行快速离散Hadamard变换(FHT)算法。在证明离散Hadamard变换具有扩维并行性的基础上,将N点的一维离散Hadamard变换(DHT)分解成N0×N1点的二维DHT(N=N0×N1),通过减少数据相关性消除了在单DSP中高效求解FHT的问题规模受片内内存容量限制,降低了编程的复杂性。在TMS320C80单处理单元中实现了该算法。结果表明,理论分析与试验结果吻合,算法有效。 相似文献
15.
并行计算机系统中网络对整个系统性能影响起到了关键作用,而SPMD并行计算机系统在科学计算,特别是航空航天中比较普及,因此开发了通用SPMD并行系统结构性能评价模拟系统。该文描述的面向对象网络模拟系统是该模拟环境的一部分,采用伪汇编代码的算法程序作为输入,通过配置结构参数、与系统提供的描述不同结构的伪虻编指令函数库编译链接,达到对不同层次细节、不同侧重部件模拟研究的目的。与同类研究相比,本文的研究具有更通用的特点,能够方便地构造不同的动态和静态网络,特别是能够对可重构的多级互连网络进行性能评价研究。 相似文献
16.
17.
18.
矩阵乘法和高斯-约当消元法并行实现的研究 总被引:1,自引:0,他引:1
研究了矩阵乘法和高斯-约当消元法固有的并行性。基于多处理机平台TMS320C80(C80),提出并行矩阵乘法和并行高斯-约当消元法,结果表明,理论分析与实验结果是一致的,该方法适合在以数字信号处理器(DSP)为处理单元的硬件平台上实现。 相似文献