单片机和可编程逻辑器件通用接口设计及应用

在研制基于单片机的智能仪器“导爆索、雷管爆速校准仪”的过程中，引入可编程逻辑器件来处理超过单片机处理能力范围的高速信号，并开发了一套有效结合单片机和可编程逻辑器件的方法。     

基于CPLD的直流无刷电机控制系统设计

为了解决某型舵机系统在整机使用环境中受大功率发射瞬间产生的干扰信号影响而导致软件跑飞问题,设计了一种基于复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)的直流无刷电机控制系统,给出了系统软硬件设计方法。采用EPM1270T144I5N CPLD为控制核心,用软件编程代替逻辑门实现硬件功能,完成了对系统控制信号的解调,并结合电机转子位置传感器的输出产生逻辑控制信号,再通过驱动电路进行功率放大后,驱动电机按照规定的转速和极性运转。试验结果表明,该系统可靠实现了电机转速的闭环调节、电机正反转和制动控制,性能指标均满足系统使用要求,系统功耗低、死区时间设置灵活、抗干扰能力强,具有良好的应用前景。     

基于CPLD的CCD驱动时序的设计

设计了基于复杂可编程逻辑器件(CPLD)的CCD驱动电路系统.选用Altera公司的MAX7000S系列CPLD作为硬件设计平台,运用VHDL语言对TCD2252D的驱动时序电路进行了描述,并对所设计的驱动程序进行了仿真.     

TMS320LF2407A和串行EEPROM X25650接口设计

介绍了X25650工作原理、硬件接口设计和软件编程;讨论了X25650各种时序的组成和使用注意事项,叙述了DSP和X25650时序配合、中断优先级的选择。     

CAN总线控制器与ARM微处理器的接口时序设计

在介绍CAN总线控制器和ARM微处理器接口特点的基础上,讨论了CAN控制器芯片 SJA1000和ARM微处理器S3C44BOX的接口时序的适配问题,给出了两者的接口方法和电路并进行了仿真分析。     

基于CPLD的空间CCD相机下位机系统的设计

结合空间面阵CCD相机电子系统的总体要求,完成了基于CPLD的空间面阵CCD相机下位机系统的设计.使用VHDL语言对下位机系统进行了硬件描述.针对ALTERA公司的CPLD器件EPM7160SLC84-10对设计进行了RTL级仿真及配置.实验结果表明,所研制的基于CPLD的下位机系统不仅可以满足与CCD相机上位机进行高可靠性串行通信的要求,还可以监测和控制相机的工作状态.     

基于ARM的CAN通信系统的设计与实现

CAN总线是一种多主方式的串行总线.本文设计实现了基于高级RISC处理器(ARM)的CAN协议通信系统,具有高抗干扰性和良好的实时性,应用简单、可靠性高、开发成本低.本文详细介绍了该系统的硬件设计,软件设计,以及通信测试结果.     

CPLD在串行A／D和ISA总线接口中的应用

采用可编程逻辑器件，借助状态机设计思想，设计实现了ISA总线和多路串行A/D之间同步通讯功能，使得CPU资源利用率大幅度提高。     

CPLD在基于PCI总线高速数据采集系统中的应用

给出了一个以CPLD为控制核心的基于计算机PCI总线高速数据采集系统的设计实例。介绍了系统的组成及工作原理,并详细地说明了系统硬件控制模块的CPLD实现。     

基于FPGA和VHDL的嵌入式存储器控制器设计

主要研究一种新型嵌入式对存储器的控制方法,不同于以往采用专用控制器来进行控制,而是基于可编程逻辑器件(FPGA)的手段来实现对存储器的控制.可以解决传统方法低灵活性、不可擦写的瓶颈问题.采用VHDL语言实现控制逻辑,由FPGA向存储器发送读写信号,实现对存储器的读写操作.同时,在Xilinx开发环境进行综合,编写测试码进行仿真,通过仿真结果表明方法实现存储器正常工作所需要的读写时序,证明其正确性.     

基于CPLD的导弹控制计算机测试信号实时仿真

采用复杂可编程逻辑器件(CPLD)实现了导弹装备控制计算机测试信号的实时仿真,介绍了仿真信号的形成原理和电路设计方法,并给出了部分电路和仿真波形。结果表明,采用CPLD技术可以简化电路的设计,提高电路的仿真精度和可靠性。     

TMS320C6711上电自举系统的设计与实现

介绍了利用TMS320C6711软件编程来实现对FLASH ROM的读写操作，设计并实现了一个上电自举系统，给出了一个简单的实例。整个方案有较大的灵活性和实用性。     

一种基于CAN总线的DC/DC控制器的设计

对电动汽车再生制动储能装置超级电容的控制系统进行了研究 ,给出了一个基于CAN总线的DC/DC控制器的硬件设计     

基于CPLD的ARINC429总线手动发码器的设计

为了将机载设备的故障检测定位至器件级,研制了ARINC429手动发码器,通过以可编程逻辑器件为核心单元的硬件电路实现了ARINC429信息的输出,完成了样机设计,并已投入使用.     

基于CPLD的RS422接口电路设计

RS422总线目前已大量用于长距离线路通讯.阐述了一种利用CPLD作为主控单元所构成的RS422接口转换电路,该接口电路所有运算功能均采用硬件逻辑实现,具有响应速度快、可靠性高、通用性和灵活性强的特点.     

基于3DES算法的SRAM工艺FPGA加密设计

本文提出了一种基于3DES算法的SRAM工艺FPGA加密设计方法,并详细描述了3DES加密算法的模型以及其硬件设计过程,最后给出3DES加密算法的硬件实现仿真时序图以及在FPGA中的实现结果.     

基于CPLD的频率响应特性测试卡设计

提出了一种基于CPLD的频率响应特性测试卡设计方案,分析了DDS原理的CPLD实现方法,给出了数据处理算法流程,并进行了设计验证实验,结果表明在逐点单频测试状态下,相位和幅值测量与标准仪器相比相位差小于0.5°,幅值差小于0.1dB。     

基于CAN总线的数字智能伺服控制器开发

介绍了一种基于CAN总线的数字智能伺服控制器。围绕控制器的硬件设计、电机控制策略和软件设计3项关键技术展开研究,重点描述控制器的硬件设计。试验结果表明了该控制器的正确性和有效性。     

统型处理器接口中CAN总线通讯故障的分析与诊断测量

机载航空电子系统设备高度集成,故障模式复杂多样,定位难度大。为了快速准确定位机载系统中统型模块CAN总线类通讯故障,利用故障树分析法,对CAN总线通讯的电路设计、印制板布线、供电、控制器、驱动器、收发器逐一分析和测试验证,固化统型处理器接口电路中CAN统型故障诊断方法。结果表明,方法能够快速准确定位芯片级故障,提高了系统维护性。