基于FPGA的可重新配置片上导航计算机设计

采用Virtex-4 FPGA芯片设计了片上组合导航计算机系统.该导航计算机使用FPGA内嵌的PowerPC硬核处理器进行导航运算,在FPGA逻辑中集成IP核来实现控制、接口通信和部分运算的硬件加速,提高了系统集成度.此外,该系统还可以通过硬件编程对FPGA逻辑进行重新配置,使该导航计算机在不同应用场合满足对接口、功能的要求.     

异步串行智能通信的FPGA实现方法

可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步,今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的现场可编程逻辑器件(FPGA)和复杂可编程逻辑器件(CPLD).本设计介绍了用FPGA 实现内部带FIFO的五路异步串行通信.设计中采用VHDL语言描述,使用Xilinx公司的Spartan-II系列的FPGA芯片.     

无线列车调度实现数据话音同传

为了保证行车安全,在无线列车调度系统中,利用话音压缩/扩展技术实现同一无线信道数据话音同时传输.在分析和比较了几种话音编码方式的基础上,确定本系统采用连续可变斜率增量调制方式(CVSD)编解码方式,该编解码方式具有较好的抗误码特性及量化信噪比.根据CVSD的编解码特性,提出了话音压缩/扩展技术在系统中的具体实现.采用TMS320C3X系列DSP芯片实现了该系统功能.     

基于HSP50110、HSP50210和FPGA的机载超短波电台接收通道设计

介绍了基于软件无线电原理利用Intersil公司下变频芯片HSP50110、科斯塔斯环芯片HSP50210和FPGA芯片EP1C12实现的某机载超短波电台数字扩频接收机通道,它可以完成AM、FM、FSK、PSK等常用调制方式的下变频、同步、解调及伪码的快速并行捕获与跟踪。系统带宽8．1218MHz,用FPGA实现了一种新的全并行捕获延迟锁定环算法,捕获时间不大于一个伪码周期,抗干扰容限大于80dB。     

面向电子控制器测试的JTAG控制器IP软核设计

基于可编程门阵列(FPGA)设计JTAG(joint test action group)控制器知识产权(IP)软核,可以实现在线测试.通过分析测试访问端口(TAP)控制器状态机及边界扫描专用控制器芯片原理,针对发动机控制器中常用的数字信号处理器(DSP)芯片,设计了JTAG控制器IP软核以及基于该IP软核的边界扫描测...     

一种准循环低密度校验码部分并行编码结构设计

为了满足在一个系统中使用多码率低密度奇偶校验（LDPC）码字的需求,设计了一个多码率准循环LDPC（QC LDPC）码编码器;按照功能,将编码器分成输入缓存单元（ISU）、生成矩阵存储单元（GMSU）、矩阵乘法运算单元（MMU）以及输出缓存单元（OSU）4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列（FPGA）EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。     

一种机载数字地图与视频处理单元的设计

基于机载综合化和低功耗需求,设计了全国产化数字地图与视频处理单元,主要完成数字地图生成和多路视频叠加、缩放和切换等功能。采用国产低功耗处理器FT-2000A/2、低功耗显卡HKM9000,运行国产天脉1操作系统,实现二/三维数字地图画面的绘制;采用国产芯片实现FPD-Link II视频的编解码,采用国产FPGA实现多路视频叠加、缩放和切换功能。数字地图与视频处理单元具有集成密度高、综合化程度高、处理能力强、视频传输距离远且抗干扰能力强等优点。     

高码速率QPSK解调器的设计

对目前通信中急需的高码速率传输设备进行了研究,首先分析了硬判决环的工作原理和设计方法,并且以此算法为基础在硬件上实现了高达百兆QPSK解调器的设计.整个硬判决环的算法设计是基于Altera公司的QuartusII开发平台,并在CycloneII系列FPGA中实现.用FPGA实现硬判决算法具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向.而整套其它外围模块包括解调芯片、AD芯片、DA芯片、RF合成器等都是采用的非常高端的芯片来实现的.     

基于FPGA的雷达信号模拟、采集与处理系统

介绍了基于FPGA设计并实现了一种雷达信号模拟、采集与处理的系统。系统主要由计算机和带有双路高速A/D和双路高速D/A的信号处理卡组成。信号处理卡以FPGA为核心控制与处理芯片,主要完成雷达信号模拟、雷达信号处理和雷达信号采集等功能,与计算机通讯使用USB2.0接口,采用数据抽取、坐标查表映射和DirectDraw等技术在计算机显示器上以P显和A显方式进行实时显示。该系统提供在线配置功能,用户可通过USB接口对FPGA程序进行配置或升级,无须专用配置芯片,简化了电路板设计,提高了系统的灵活性。     

ARINC429总线接口设计与实现

ARINC429总线在航空电子系统领域被广泛的应用。本文分析了ARINC429总线的工作原理,根据其数据格式、接口电平要求,给出了由FPGA设计实现ARINC429总线的基本原理,并通过VHDL语言编程,实现了ARINC429总线协议部分,实现了接收和发送功能。采用FPGA器件设计集成ARINC429总线协议的通信芯片,可以有效地提高数据通信模块的处理能力和集成度。通过实际与通用型ARINC429总线芯片的通讯,验证了方案的正确性。     

基于FPGA的多通道ARINC429通信芯片的设计

ARINC429是一种在航空电子系统领域被广泛应用的总线标准。采用PFGA器件设计集成多路ARINC429通道的通信芯片,可以有效地提高数据通信模块的处理能力和集成度,并降低研制成本。本文提出了一种内置控制核和大容量缓存的多路通信芯片的设计原理,它采用基于FPGA的硬件方法;而FPGA设计采用的硬件语言是VHDL,实现平台是ALTERA的FLEX系列逻辑器件。这种设计方法已被验证对通信电路的研制是行之有效的。     

三轴一体光纤陀螺定位定向系统的导航计算机设计

针对三轴一体光纤陀螺定位定向系统的设计要求,提出了基于DSP和FPGA导航计算机设计方案。主要从硬件设计和软件设计对导航计算机进行了介绍,硬件设计主要讲述导航计算机的设计原理以及DSP和FPGA芯片的选型;软件设计主要阐述了FPGA和DSP各自完成的功能,并对FPGA数据采集及处理以及导航计算机与控制显示器之间的通信进行了说明。经过系统的静态寻北试验及跑车试验验证,设计的导航计算机可满足系统的各项要求。     

基于ADV202的视频压缩在航空领域中的应用研究

主要介绍了基于JPEG2000压缩标准,采用ADV202芯片视频图像压缩的设计方法,在航空领域可用于视频监控记录。给出了基本的硬件电路框图和软件流程框图,并介绍了基于FPGA实现ADV7402的I2C编程、ADV202的初始化、USB的操作及ADV202的级联使用方法。     

基于FPGA的高清CCD视频信号预处理电路的设计

在高清CCD图像传感器KAI-2093和视频信号处理芯片AD9847工作原理的基础上,设计了高清CCD成像系统视频信号处理电路。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9847的初始化配置和驱动时序发生器进行了硬件描述。采用ISE10．1软件对所做的设计进行了功能仿真。仿真结果表明,所研制的高清CCD视频信号处理电路不仅可以满足高清CCD成像系统视频处理的要求,而且性能可靠,使用灵活。     

用FPGA实现DDS的设计

主要介绍了直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法.并给出了仿真结果.     

采用FPGA实现基于LMS算法的自适应均衡器的设计研究

近年来,自适应均衡技术在无线通信系统中的应用日益广泛,利用自适应均衡技术在多径环境中可以有效地提高数字接收机的性能。本文阐述了在用MATLAB软件仿真的基础上使用FPGA芯片设计自适应均衡器的一种方法;简要介绍了此设计中采用的各个主要功能模块,后者应用到相应的硬件平台上,取得了一定的设计效果。     

基于FPGA的IRIG-B码国军标编解码设计

IRIG-B码作为航天航空遥测系统的主要时间,起着关键作用,IRIG-B码出自美国IRIG-106标准,所以IRIG-B码相关产品设计时也多以美标为主。随着国产化进程的不断推进,国产遥测系统中自主核心技术更是起到主导作用。设计基于IRIG-B码国军标,使用FPGA作为核心控制器,可高效精确地将GPS时间编码输出为B(DC)码格式,也可将B(AC)码时间快速准确的解析出来,经测试验证基于FPGA的IRIG-B码国军标标准的编解码设计准确度高、稳定性强,可应用在相关测试设备中。     

小波变换内核的硬件实现技术

介绍了小波变换的概念以及在图像处理中的应用。以四级小波变换为例,针对FPGA芯片的特点,详细说明了小波变换的硬件实现所面临的问题及其对应的解决方案。最后分析了用FPGA芯片实现小波变换内核的优势。     

基于FPGA的雷达信号模拟

结合 FPGA 嵌入式系统高并行度和控制简单的特点,采用基于可编程逻辑门阵列(FPGA)的直接数字合成(DDS)技术编程实现了雷达信号的模拟,并以雷达线性调频脉冲信号和雷达视频信号的模拟为例,分析了该方法实现雷达信号模拟的原理及具体过程.最后,给出了雷达信号模拟的部分实验结果,并与 DDS 专用芯片的方法进行了详细的比较     

基于Virtex4的SoPC系统设计

随着微电子技术的飞速发展和嵌入式系统要求的提高,硬件集成度迅速增长,以FPGA作为物理载体进行芯片设计的SoPC设计方式已经兴起.以PowerPC405处理器硬核为核心,开发基于PowerPC405的SoPC系统.本系统中,将通常独立的处理器、外设,分别作为硬核、软核集成入FPGA中,达到系统可编程、减少外围器件数目和PCB面积、降低功耗以及提高系统抗干扰能力等目的.针对SoPC开发的关键技术进行分析,最后采用Xilinx的Virtex4 FPGA实现基于PowerPC405的SOPC系统.