面向雷达天线平台的容错纠错策略及其FPGA实现

 针对雷达天线平台可能出现的传感器故障,提出了一种容错纠错策略。如果雷达天线平台周围的3条驱动腿中的某一个传感器发生故障,则可根据空间闭链机构约束,由其他正常工作驱动腿的传感器和中间从动腿的冗余传感器的测量值计算出故障传感器的应测值。推导了对应的位移传感器故障的容错重构算法,研究了基于现场可编程门阵列（FPGA）的上述容错策略的硬件实现方法。通过引入坐标旋转数字计算（CORDIC）算法使得FPGA运算中只需进行基本的移位和加/减操作;设计了基于FPGA的循环高速流水线处理器结构,使得重构算法的在线计算速度大大提高。仿真模拟了突变型传感器故障,结果表明,所提容错纠错方案能有效地保证雷达天线平台运行的安全性和可靠性。     

基于自适应插值算法的视频图像缩放技术及其FPGA实现

介绍了一种基于自适应插值算法的视频图像缩放技术;重点阐述了采用FPGA芯片实现该算法的原理和具体结构。经实验验证,该算法及其FPGA实现能有效消除传统插值算法在物体边缘部分出现的锯齿,提高图像经过缩放后的视觉质量,同时具有较低的复杂度,适用于实时图像处理。     

基于AES算法的FPGA实现技术研究

AES加密标准是2000年10月美国国家标准与技术研究所(NIST)提出来的新型加密算法标准,用来取代上一代的DES数据加密标准.基于AES(Advanced Encryption Standard)加密标准算法,研究其在FPGA设计中的应用.通过对AES基本原理的介绍,并通过对整体体系结构的设计,进行verilog代码编写,然后进行仿真验证,将其与理论计算结果进行了比较.通过对设计仿真综合,最后将Verilog语言的RTL级代码在FPGA进行原型验证,测试结果符合设计要求.     

基于DSP和FPGA的视频编码器协同设计与算法优化实现

采用DSP和FPGA协同技术设计实现了一个高性能的MPEG-4视频编码器。FPGA模块完成视频采集、YUV分离、数据I/O等功能,而使用DSP专一进行视频压缩编码。针对DSP片内资源特点设计了片内存储器数据分配方案,并根据该方案优化了MPEG-4视频压缩的数据流模式。提出了基于宏块空间复杂度的宏块类型判断算法,有效地降低了视频压缩算法的计算复杂度。测试结果表明,采用MPEG-4视频标准该视频编码器每秒能够压缩39.2帧CIF图像。     

CCSDS近地LDPC译码算法研究

针对CCSDS（空间数据系统咨询委员会）推荐的近地LDPC（低密度奇偶校验）码技术进行了研究,建立了和积译码算法、对数似然和积译码算法、最小和译码算法的数学模型,并对上述译码算法的译码复杂度和译码性能进行了仿真分析.分析结果表明,和积译码算法与对数似然和积译码算法的译码性能距离香农限1.2 dB,最小和译码算法的译码性能距离香农限1.45 dB.因此,提出基于最小和译码算法的改进算法——偏移最小和译码算法与归一化最小和译码算法,并分析了这2种译码算法的译码复杂度,同时进行了大量仿真实验.实验结果表明,当偏移因子β=0.15时,偏移最小和译码算法性能达到最优,译码性能距离香农限1.25 dB;当归一化因子α=0.741 2时,归一化译码算法的译码性能达到最优,译码性能距离香农限1.2 dB.归一化译码算法具有优异的译码性能和合理的复杂度,可以遴选作为CCSDSLDPC的译码算法用于工程实现.此外,还研究了迭代次数对译码性能的影响,结果表明,当迭代次数大于10次时,译码性能提升不再明显,故工程实现时迭代次数应设置为10次.     

一种基于DCT域颜色分量的数字盲水印算法

研究了DCT域变换技术、提出一种基于DCT域颜色分量的数字盲水印算法,该算法将水印信息嵌入到人眼不易识别的蓝色分量中,有效地提高了水印的不可见性,并且通过采用均值嵌入有效地实现了水印的盲提取。实验通过图像整体嵌入水印,有效地抵抗剪切和加噪操作带来的水印丢失问题。     

X射线脉冲星导航硬件脉冲轮廓累积研究

为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的0.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。     

CFD中高阶格式的分区并行计算研究

结合高阶WENO格式和分区并行方法,在基于MPI平台的COWs和MPP上实现了CFD高阶格式的分区并行计算.高阶格式具有在光滑区高阶、间断区高分辨率等优点,但计算量较大;分区的方法能够有效地将CFD问题划分成可并行执行的交互式子问题,提高计算速度.通过典型计算可以看出算法不但保持了高阶WENO格式的优良性质,而且减少了程序运行的墙上时间.     

冲击杂波下的MIMO雷达DOA估计方法

研究了对称α稳定分布(SαS)冲击杂波下的多输入多输出（MIMO）雷达目标波达方向（DOA）估计问题,分别提出基于分数低阶最小方差无畸变响应(FrMVDR)的MIMO雷达DOA估计算法和无穷范数归一化最小方差无畸变响应（Inf-MVDR)算法。FrMVDR算法,首先进行冲击杂波特征指数的估计,然后使MIMO雷达接收阵列的分数低阶输出功率最小,实现MIMO雷达的DOA估计。为了避免FrMVDR算法对杂波特征指数估计,提出Inf-MVDR算法,首先用无穷范数对接收信号进行归一化处理,使归一化后的阵列输出功率有界,继而采用传统MVDR算法进行DOA估计。计算机仿真验证了上述两种算法的有效性;同时仿真结果还表明在冲击杂波下,MIMO雷达的空间分集特性可显著提高DOA估计的精度。     

基于FPGA的FFT处理器设计

分析讨论了快速傅里叶变换(FFT)的算法结构,基于FFT运算特点,给出了一种采用现场可编程门阵列(FPGA)实现FFT运算的新方案。该方案采用基2算法及单元结构的设计思路,计算单元采用流水与并行结合的结构,加快了运算速度,内部接收单元采用乒乓RAM结构,扩大了数据吞吐量。MAX plusⅡ环境下的时序分析结果与基于Matlab的理论计算相一致,说明了方案设计的正确性。FPGA与FFT的结合将大幅度提高FFT的处理速度,扩大了FFT的应用领域。