SRAM型FPGA单粒子效应试验研究

针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
     

大容量抗辐射加固SRAM器件单粒子效应试验研究

针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。     

航天用SRAM型FPGA抗单粒子翻转设计

采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转（SEU）设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。     

一种基于FPGA的抗辐射加固星载ASIC设计方法

针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

SRAM型FPGA空间应用的抗单粒子翻转设计

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转(SEU)的影响,造成FPGA逻辑错误和功能中断,因此空间应用时必须对其进行抗单粒子翻转加固设计,提高其空间应用的可靠性。文章综述了几种FPGA抗单粒子翻转的设计方法,包括三模冗余设计、动态刷新设计和动态部分可重构设计等。利用构建的测试系统,验证以上多种FPGA抗单粒子翻转设计方法的工程可实施性。     

基于CYCIAE-100中能质子回旋加速器的单粒子效应敏感度评估

针对基于SRAM型FPGA实现的系统的单粒子效应敏感度评估,采用北京放射性核束装置CYCIAE-100回旋加速器提供的中能质子进行辐照试验研究。以典型SRAM型FPGA器件XC4VSX55为试验样品,获得其本征单粒子翻转截面以及特定应用下的翻转位数与功能错误数的比例关系;并将结果与在瑞士PSI质子辐照装置获得的试验结果进行比较。此外,提出针对基于SRAM型FPGA实现的系统的两步骤单粒子翻转敏感度评估方法,可以定量评估器件在轨功能错误数。本工作同时表明CYCIAE-100提供的长射程的质子,对于倒装器件的单粒子翻转敏感度评估具有重要价值。     

国产先进工艺SoC器件空间单粒子效应试验研究

国产某型号导航SoC器件采用55nm商用工艺生产。针对该型器件的辐射敏感性分析表明其易受单粒子效应影响,为此利用重离子加速器完成空间单粒子辐照的地面模拟试验,考查器件的单粒子效应,为其空间应用提供数据支撑。结果表明：器件抗单粒子锁定的LET阈值大于81.4 MeV·cm²/mg,满足空间应用指标要求;但器件对单粒子翻转和单粒子功能中断较为敏感。利用ForeCAST软件计算得到GEO、Adams 90%最坏环境模型,3 mm(Al)屏蔽条件下器件的DFT模式单粒子翻转率为6.80×10^-8d^-1·bit^-1,SRAM模式单粒子翻转率为5.61×10^-11d^-1·bit^-1,单粒子功能中断率为5.24×10^-5d^-1,在轨应用时需要采取相应的防护措施。     

一款新研制ASIC器件的单粒子效应检测与故障定位

针对一款国产新研ASIC器件抗单粒子能力评估的需要,研制了ASIC器件单粒子效应检测系统。通过单粒子效应评估试验,得到了该器件在Kr离子辐照下的单粒子翻转数据。采用故障树分析和电路仿真技术,对ASIC器件内部单粒子翻转敏感模块进行定位。研究成果可为器件厂家后续设计改进和卫星型号系统级抗辐射加固设计提供依据。     

SOI工艺抗辐照SRAM型FPGA设计与实现

为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能，本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间，实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比，电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ，加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现，其抗辐照指标分别为：抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ，抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ，抗电离总剂量能力大于200 krad(Si)。     

80C31微处理器单粒子效应敏感性地面试验研究

文章针对不同厂家的80C31微处理器,利用重离子、锎源模拟源进行单粒子效应地面试验研究。详细介绍了80C31微处理器单粒子效应试验原理、试验方法、试验系统的软硬件组成以及试验取得的结论。通过试验研究获得了80C31微处理器单粒子翻转和单粒子锁定特征参数。研究结果可为被测器件在卫星型号的使用提供技术参考依据。     

XQR2V3000 FPGA单粒子翻转率在轨探测研究

通过搭载在某MEO、IGSO轨道卫星上的单粒子探测器对XQR2V3000 FPGA配置存储器进行了在轨单粒子翻转探测。利用一种基于复位计数统计的FPGA配置存储器单粒子翻转的监测方法,并对在2016年太阳活动平静期以及2017年9月6日太阳耀斑爆发期的2颗MEO卫星以及1颗IGSO卫星的XQR2V3000 FPGA配置存储器单粒子翻转次数进行统计,依据卫星轨道根数获得了翻转事件的空间分布。结果表明,在太阳平静期,设备等效铝屏蔽厚度为6 mm的情况下,处于MEO轨道和IGSO轨道的XQR2V3000配置存储器单粒子翻转率分别为 0.513 次/(器件·天)和0.491次/(器件·天),分别为CREME96模型预测结果的22.4%和16.9%,两种轨道的翻转率相当。在太阳耀斑爆发期间,MEO与IGSO轨道单粒子翻转率分别上升为2.5次/(器件·天)和 5次/(器件·天) ,比平静期高了一个数量级。试验所得的单粒子翻转率可为相同轨道卫星电子设备单粒子翻转率的预示提供有效的参考。     

Virtex-4系列FPGA纠正单粒子翻转的方法研究

Virtex-4系列FPGA空间应用中易发生单粒子翻转事件,对设备正常功能的完成带来不良影响。文章给出了单粒子翻转的原理。为解决FPGA单粒子翻转问题,结合工程实践对FPGA抗单粒子3种方法进行了分析和比对,提出了“配置存储区回读CRC结果比对”为最优方法,并给出了示例。同时文章也对FPGA回读及擦洗配置命令序列等关键技术进行了研究。     

CMOS SRAM器件单粒子锁定敏感区的脉冲激光定位试验研究

利用脉冲激光定位成像系统,对CMOS SRAM K6R4016V1D器件开展了单粒子锁定效应（SEL）敏感区定位的试验研究。试验结果表明：该器件的单粒子锁定效应敏感区呈周期性分布,而对于单一的SEL敏感区,其长度和宽度相差很大。在此基础上进一步讨论了SEL敏感区的分布对测试方法和空间SEL发生频次计算的影响。     

国产数字信号处理器在轨验证技术研究

文章通过研究某国产数字信号处理器（XX-DSP）体系结构、DSP地面测试方法和空间环境对DSP的典型影响,设计了一种针对国产DSP类器件的在轨验证方法。验证系统硬件平台采用1∶1热备份设计,提高系统可靠性;验证方法借鉴当前地面应用广泛的功能测试方法,覆盖DSP的全部功能单元;另外考虑空间环境中的电离总剂量效应和单粒子效应影响,对DSP的片内RAM和内部寄存器的单粒子翻转（SEU）进行统计,并最终给出单粒子翻转率,同时检测DSP单粒子锁定（SEL）;最后通过运行DSP典型应用算法——有限长单位冲激响应（FIR）滤波算法验证DSP的系统功能,全面考核国产DSP的空间环境适应性。