共查询到16条相似文献,搜索用时 140 毫秒
1.
2.
分析在系统设计和具体实现之间确定转换标准的重要性 ,并介绍用 System View软件实现 FPGA (Field Programmable Gate Array,现场可编程门阵列 )设计的具体流程及将此功能应用于 FIR滤波器设计的实例 相似文献
3.
FIR数字滤波器是数字滤波器的一个重要组成部分,论文介绍了FIR数字滤波器的几种主要设计方法,并且结合MATLAB仿真工具来设计有限冲击响应数字滤波器。 相似文献
4.
介绍了一种适用于数字卫星通信收端基带处理数字匹配滤波器的设计技术。这种数字匹配滤波器是一种基于数字信号处理器(DSP)TMX320C25实现的有限冲激响应(FIR)滤波器,其频率响应为平方根升余弦滚降形式。对接收的多路SCPC/FDMA信号,采用单路硬件分时处理技术可同时实现多路信号的数字匹配滤波。 相似文献
5.
介绍利用DSP BU ILDER设计基于FPGA的数字下变频器的方法,研究使用专用乘法器的NCO设计、半波带滤波器多相抽取处理结构和FIR滤波器的分布式算法,同时给出实际应用的设计方案和仿真分析结果。 相似文献
6.
基于FPGA高效实现FIR滤波器的研究 总被引:1,自引:0,他引:1
文章对FPGA中FIR滤波器的高效实现进行了研究。介绍了流水线技术的原理和应用,比较了整数的CSD表示和根据FPGA结构加以改进的最优表示,提出了FIR滤波器高效实现的措施。最后以具体实例说明了这些措施的可行性和有效性。 相似文献
7.
分布式算法是一项重要的FPGA技术,广泛地应用在数字信号处理领域。文章介绍了分布式算法原理及其改进,设计了一种高速8阶FIR数字滤波器,并进行了仿真验证。最后,对FPGA资源利用和工作速度两方面做了比较和分析。 相似文献
8.
为抑制导引头所受的多路径干扰,对有限长单位脉冲响应(FIR)滤波器的应用进行了理论分析,并给出了一个FIR滤波器的设计实例。导引头系统半实物仿真实验表明,实验结果与设计要求基本吻合。 相似文献
9.
数字滤波器在定点DSP上的实现 总被引:3,自引:0,他引:3
介绍 FIR(Finite Impulse Response)和 IIR(Infinite Impulse Response)数字滤波器的网络结构及其在定点 DSP(Digital Signal Processing)上的实现方法 ,同时对定点 DSP软件设计中的关键问题——定标作了详细的阐述 ,并以二阶 IIR滤波器为例介绍定标的方法 相似文献
10.
采用分路方法中最有前途的一种方法—分层多级处理方法(HMM)或称树形结构方法来进行FDM信号的研究。以此为基础在通用计算机上实现了两路信号的分路。在分路器的实现中,由于信号畸变等的影响,因此,所有用到的数字滤波器均被设计成线性相位FIR滤波器,并给出了一个FIR线性相位滤波器设计的通用计算机软件。为了对FDM分路的结果进行验证,对伪随机信号的产生、编码、调制、解调和解码进行了分析,并进行了软件实现。最后,我们还在7MS320C225开发板上进行了两路信号分路的实验,其效果是良好的。 相似文献
11.
介绍基于查找表结构的分布式算法的基本原理,提出M位并行分布式算法的实现方法。以2位并行分布式算法结构的FIR滤波器设计为例,在Altera Cyclone系列芯片上实现32阶12位FIR滤波器,并对其性能和资源占用进行分析。 相似文献
12.
13.
结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。 相似文献
14.
星载FPGA内时序电路设计与时钟控制技术分析 总被引:1,自引:0,他引:1
在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明:上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。 相似文献
15.
DDS中实现波形压缩的一种方法 总被引:1,自引:0,他引:1
直接数字频率合成(DDS)技术,被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中,将使系统更为可靠。应用中如何利用有限的FPGA硬件资源,得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明,该方法可行并完全达到设计要求。 相似文献