闭环集成光陀螺中FIR滤波器的设计和应用

为提高闭环集成光陀螺中电路的性能，提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案，并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明，所设计的滤波器电路工作正确可靠，满足设计要求。     

GPS信号模拟器中x/sin(x)数字滤波器的设计和实现

结合一个实际 GPS信号模拟器数字中频系统的指标要求 ,介绍用 matlab设计窄带 x/sin( x)数字滤波器的方法 ,并在 Xilinx公司的 FPGA中实现所设计的 7阶 FIR滤波器 ,所设计的滤波器输出延迟为 8个时钟周期 ,后仿真的最高速度大于 1 2 0 MHz     

基于二阶锥优化的复系数FIR滤波器设计

针对设计具有任意幅相响应的复系数FIR滤波器的工程问题,采用二阶锥优化算法计算出合适的复系数FIR滤波器系数。常规FIR滤波器具有良好的线性相位特性,但在某些场合中FIR滤波器的相位有特殊要求,因此复系数FIR滤波器具有广大应用场景。构建合适的最小l1范数优化准则,将设计任意幅相响应的复系数FIR滤波器问题转化为二阶锥优化形式,最后利用CVX工具箱计算复FIR滤波器系数。该方法简单实用,设计出的FIR滤波器与期望响应非常接近,大量实例设计实验证明该算法有效而可靠。     

基于DSP BUILDER的数字下变频器设计

介绍利用DSP BU ILDER设计基于FPGA的数字下变频器的方法,研究使用专用乘法器的NCO设计、半波带滤波器多相抽取处理结构和FIR滤波器的分布式算法,同时给出实际应用的设计方案和仿真分析结果。     

单路硬件分时处理技术实现多路接收数字匹配滤波器

介绍了一种适用于数字卫星通信收端基带处理数字匹配滤波器的设计技术。这种数字匹配滤波器是一种基于数字信号处理器(DSP)TMX320C25实现的有限冲激响应(FIR)滤波器,其频率响应为平方根升余弦滚降形式。对接收的多路SCPC/FDMA信号,采用单路硬件分时处理技术可同时实现多路信号的数字匹配滤波。     

FIR滤波器在导引头系统半实物仿真中的应用

为抑制导引头所受的多路径干扰，对有限长单位脉冲响应(FIR)滤波器的应用进行了理论分析，并给出了一个FIR滤波器的设计实例。导引头系统半实物仿真实验表明，实验结果与设计要求基本吻合。     

基于FPGA的M位并行分布式算法的FIR滤波器设计

介绍基于查找表结构的分布式算法的基本原理,提出M位并行分布式算法的实现方法。以2位并行分布式算法结构的FIR滤波器设计为例,在Altera Cyclone系列芯片上实现32阶12位FIR滤波器,并对其性能和资源占用进行分析。     

DSP技术在无线电引信多普勒滤波器设计中的应用

DSP在引信上的成功应用为数字滤波器在引信中的应用提供了前提条件。数字滤波器具有稳定可靠，调整参数容易等模拟滤波器无法比拟的优点，使其应用前景广阔。本文详细介绍了一多普勒滤波器的设计过程，并给出了一种简单实用的数字滤波器设计方法以及基于DSP的实现程序。     

星载再生处理器中数字分路器的研究

采用分路方法中最有前途的一种方法—分层多级处理方法(HMM)或称树形结构方法来进行FDM信号的研究。以此为基础在通用计算机上实现了两路信号的分路。在分路器的实现中,由于信号畸变等的影响,因此,所有用到的数字滤波器均被设计成线性相位FIR滤波器,并给出了一个FIR线性相位滤波器设计的通用计算机软件。为了对FDM分路的结果进行验证,对伪随机信号的产生、编码、调制、解调和解码进行了分析,并进行了软件实现。最后,我们还在7MS320C225开发板上进行了两路信号分路的实验,其效果是良好的。     

基于FPGA的高速FIR数字滤波器设计

分布式算法是一项重要的FPGA技术,广泛地应用在数字信号处理领域。文章介绍了分布式算法原理及其改进,设计了一种高速8阶FIR数字滤波器,并进行了仿真验证。最后,对FPGA资源利用和工作速度两方面做了比较和分析。