共查询到20条相似文献,搜索用时 15 毫秒
1.
面向效能的电子信息系统可靠性分析设计 总被引:1,自引:0,他引:1
在明确电子信息系统及系统效能意义的基础上。对电子信息系统的效能要素以及相关可靠性分析设计进行了具体的归纳与阐述,有助于电子信息系统可靠性与效能目标的落实与实现。 相似文献
2.
3.
4.
5.
一种基于Java的教务管理系统分析与设计 总被引:1,自引:1,他引:0
教务管理系统的实施在技术上已逐步成熟,采用Java作为开发语言,在需求分析阶段,采用自上而下的方法进行规划;在功能实现阶段,采用自下而上的方法进行开发.在分析现代教务管理系统中存在的性能问题、安全性问题和移植性问题的基础上,提出了相应的解决策略.运用数据挖掘的理论知识,分析系统中的数据,改善教学工作. 相似文献
6.
文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。 相似文献
7.
8.
大多数航天器单机产品都要求进行冲击响应谱试验,试验量级普遍为1000g~2000g,甚至超过3000g。对于较大质量(如50 kg以上)产品高量级的冲击试验,振动台、传统的摆锤式或跌落式冲击试验台均很难满足相关要求。文章研究并设计了一套能够进行大质量受试产品高量级冲击响应谱试验的气动冲击试验系统。该系统利用压缩空气瞬间释放膨胀推动质量块加速撞击具有多阶固有频率的谐振板,通过谐振板被激起的响应模拟复杂的衰减正弦波。测试结果表明,系统空载时冲击谱量级达8000g,负载200 kg时可达5000g,时域曲线为振荡衰减波,持续时间小于10 ms。文章提出的气动式冲击响应谱试验系统设计方法可为此类冲击试验系统的设计提供参考和理论依据。 相似文献
9.
美国新型军事通信卫星发展与未来战场应用 总被引:2,自引:0,他引:2
一、美国新型军事通信卫星发展概述 20世纪90年代末到本世纪初,美国总结了现役军事通信卫星在作战使用中存在的问题,并根据未来军事需求,采用当今世界最先进的技术,研发下一代军事通信卫星,打造世界上最先进的军事通信卫星系统. 相似文献
10.
文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。 相似文献
11.
12.
本文研究了线性时变不确定系统的鲁棒观测器问题,针对满足匹配条件的系统,给出一种基于现测器的鲁棒稳定控制器设计的新方法。该方法的特点是,在控制器设计阶段利用Riccati方程代替了Lyapunov方程,对于标称非Hurwize系统不需预先设计补偿器。与现有的一些方法相比,按本文方法设计的鲁棒控制器其算法简单且能容许较大的系统不确定性。文中给出的数值例说明了这种方法的有效性。 相似文献
13.
对美国天基信息系统发展现状与趋势进行了概述,揭示了美国天基信息系统的发展紧紧围绕着网络中心战的需求,并且其将在未来的网络中心战中起到核心作用. 相似文献
14.
15.
解算航天飞行器轨道的一种新方法 总被引:1,自引:1,他引:1
本文针对MISTRAM系统,利用航天飞行器轨道的多项式特征,运用非线性回归分析理论,给出了一种解算轨道参数的新方法。与传统方法相比,本文方法处理结果的精度明显提高 相似文献
16.
17.
18.
19.
基于星载信息系统高集成化、轻小型化和智能化的发展需求,微系统电路通过SOC/SIP等先进集成电路设计技术将CPU、 FPGA及相关功能的裸芯片高密度集成。相比传统卫星研制方式,微系统电路的体积、重量、功耗显著减小,且产品研制周期由于模块化、通用化设计得以缩减。文章介绍一种基于RISC-V指令集处理器的星载信息系统微系统电路设计方案,采用基于RISC-V指令集的双核处理器作为微系统控制核心;通过架构优化设计集成RISC-V处理器核、 FPGA、存储芯片、接口电路等;考虑空间环境的影响,通过结构级抗辐照加固设计提升微系统电路的在轨运行可靠性。 相似文献
20.
SRAM型FPGA内嵌CPU软核开发成本低、开发过程灵活,可以替代独立的DSP或CPU器件,执行星载设备核心控制功能。但这种内嵌CPU软核容易受到空间单粒子翻转效应(SEU)的影响。SEU可能导致内嵌CPU软核的硬件或软件故障,对其在轨应用影响较大。提出一种针对SRAM型FPGA内嵌CPU软核的SEU防护方案,通过"三模冗余+动态刷新"对CPU软核的硬件结构进行防护,通过冗余自刷新模块替换对CPU软核的存储区进行防护。该方案经过了软件注错验证及粒子辐照试验验证,证明其能够有效提高SRAM型FPGA内嵌CPU软核对SEU的容错能力。 相似文献