基于快行FIR滤波器的数字下变频设计及FPGA实现

在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40％.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性.     

基于FPGA的多通道数字接收机设计与实现

针对多通道数字接收机在雷达和移动通信等领域的应用需求,提出了一种基于FPGA的4通道数字接收机的实现方案。采用4个AD9230芯片对射频模拟信号进行并行数字化处理,然后在FPGA中实现数字下变频和整个系统的配置;通过对积分梳状滤波器（CIC）和半带（HB）滤波器的级数和选通控制,实现覆盖范围为1～16384倍的抽取滤波...     

基于FPGA的并行数字脉压设计

在超宽带雷达接收系统中,对超大带宽、高数据率和大数据量的基带信号处理,并不再适合采用传统的基于DSP芯片的低速率串行脉压方式.在数字中频接收系统中基于FPGA实现并行多相滤波数字下变频与并行数字脉压的综合设计,采用并行多相FFT和频率抽取IFFT的算法架构,多个并行基带信号同时进行脉压运算,相比传统串行方式能够大大提高处理效率.将数字脉压由雷达信号处理系统提前到数字中频接收系统实现,并基于FPGA实现并行高效处理,对优化雷达系统的接收及处理架构具有重要意义.     

基于DMR-CED容错方法的多相结构数字下变频SEU防护设计

商用SRAM型FPGA具有低功耗和可重配的特点,可以为空间应用提供更好的性能,但其在空间环境下容易受到单粒子翻转效应(SEU)的影响。三模冗余是一种传统的SEU防护方法,然而应用到多相结构的数字下变频上会占用太多资源。提出一种针对多相结构数字下变频的SEU防护方案,通过双备份冗余(DMR)与并发错误检测(CED)相结合的方法对多相结构的数字下变频进行防护。通过故障注入的方法进行防护性能评估,并对所提方案和三模冗余的结果进行对比,验证方案不仅有效且占用资源较少。     

微波散射计数字接收机DDC的设计与实现

微波散射计是一种用于测量目标后向散射系数的有源微波遥感器。文章介绍了作为微波散射计重要部件之一的数字化中频接收机,指出数字下变频在微波散射计数字化中频接收机的数字化和软件化过程的作用。根据微波散射计数字化中频接收机工作机理与数字下变频原理,结合Matlab算法仿真技术,设计并实现了基于FPGAIP核的数字下变频。仿真与实测结果表明：基于FPGAIP核设计实现的数字下变频能够满足微波散射计数字化中频接收机性能指标要求,并且具有灵活性、通用性、修改参数方便等特点。     

基于FPGA＋DSP的数字波束形成系统的设计

自适应数字波束形成(ADBF)是新一代相控阵雷达的核心技术.讨论了ADBF的工程实现算法,并给出了一种基于FPGA和DSP结构的数字多波束形成系统模块,该DBF模块具有高速数字波束形成、通道校正、自适应干扰置零功能,在实践中有良好的应用.     

干扰机中基于CORDIC算法的检波与鉴相实现

给出了一种在干扰机中适合于FPGA实现的基于CORDIC（Coordinate Rotation Digital Computer）算法的数字检波和数字鉴相方法。首先讨论了CORDIC算法和数字检波算法,并对算法的数字鉴相进行了分析,然后在FPGA中实现算法,并给出了基于算法的数字检波和数字鉴相实现结果。通过资源利用情况及FPGA仿真的结果表明,基于CORDIC算法的数字检波与数字鉴相方法是有效可行的。     

单片宽带频谱分析芯片设计

文章介绍了单片宽带实时频谱分析芯片的设计原理和方法,并在FPGA上进行了原型验证。设计中采用了基于多相滤波器组的下变频方案,并对下变频后每一路数据进行重叠加窗处理。为了减小芯片面积,对后端的FFT分析模块进行了优化设计,提出了将两条蝶形运算级合并为一条流水线的新型FFT设计构架。该设计可以不间断地处理数据,从而实现信号的无缝捕获。     

大带宽数字信道化接收及重构系统的实现

基于多相滤波的数字信道化结构具有动态范围大、灵敏度高、多信号同时处理、瞬时带宽大等优点。设计了一种大带宽数字信道化接收重构高效系统。该系统使用正交镜像滤波器实现信号接收及精确重构;利用国产化高速ADC和DAC芯片完成信号形式的转换;利用高性能FPGA芯片完成数字信道化处理。理论仿真和硬件测试结果表明,该系统具有接收和重构多个雷达信号的能力,具备较高的工程应用价值。     

大动态大带宽数字接收机设计实现

大动态数字接收机是机场场面监视雷达的重要组成部分。论证了大动态、大带宽系统参数的选取,数字滤波器的MATLAB仿真设计,采用16位模数转换器,大容量FPGA构建数字接收机平台,解决了大动态、大带宽采样及其数字下变频处理问题,并高速光纤传输数据,给出设计分析及测试结果,该结果表明,信噪比满足系统动态范围的要求。该电路相对于模拟接收机有较高的性能,为现代雷达提供了一种高性能的数字接收机的解决方案,具有广泛的应用前景。     

基于FPGA IP核的脉冲压缩算法的实现

线性调频脉冲压缩信号具有作用距离远、抗干扰能力强的特点。为实现线性调频信号的数字脉冲压缩,文章提出了一种基于FPGA IP核的脉冲压缩设计方法。文章着重介绍了如何使用FPGA IP核来实现频域脉冲压缩,同时对使用流水线型或基2结构实现FFT算法的优缺点和适应性做了详细对比。实验结果表明,文章提出的脉冲压缩设计方法性能良好,便于工程实现。且该方法的参数设置灵活,可以简化FPGA软件设计,缩短研发周期。     

一种用于接收微波的基带数字AGC设计

文章首先提出了一种基于微波信号下变频的基带数字AGC实现方案,然后给出了AGC检波电路、滤波电路、比较器电路设计。     

中频软件无线电接收机的设计与实现

文章通过对软件无线电基本理论的研究,得出一种多相滤波数字正交变换的中频软件无线电结构,A/D的采样频率只有原采样频率的一半,这样就降低了对采样器件的要求。为了降低后续DSP处理速度需求压力,文中利用FPGA实现了多相滤波数字正交变换结构的延迟滤波,证明了这种结构的正确性和可行性。     

基于FPGA的数字锁相环的设计

介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

基于FPGA的实时图像预处理系统的设计

针对基于DSP实现的实时视频信号处理系统中原始视频数据量大的问题,本文阐述了用FPGA解决该类问题的优势,并举例用FPGA实现图像滤波的数据预处理实例.该设计已通过硬件实现,结果表明是正确有效的.     

单通道DRFM的数字多普勒产生技术

根据脉冲多普勒雷达信号处理的相参性要求,提出以相位控制为基础的多普勒干扰信号产生方法.针对单通道采样结构的数字射频存储器,给出利用希尔伯特变换产生多普勒信号的数字算法.在Matlab中对多普勒干扰效果进行了仿真,对其FPGA实现方式进行了优化设计,结果表明了该算法的有效性和可实现性,最后对利用数字射频存储器实施多种多普勒干扰进行了研究.     

PCM/DPSK遥测信号的全软化解调方法

研究了 PCM/ DPSK遥测信号的全软化解调原理 ,对其算法进行了理论设计 ,并在此基础上进行软件设计 ,完成了数字下变频、滤波抽取、定时误差提取、内插法码同步和差分判决的全软件化实现     

基于FPGA的大时宽带宽积频域脉压设计

介绍了基于ALTERA公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法.在分析了基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成了最大4096点块浮点FFT.整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

基于FPGA中CLB结构模型的内部进化及其容错

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统.现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件.本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统.采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件.