机载图像无损/近无损压缩方案及其FPGA实现

根据机载图像压缩和传输的特点,在改进JPEG-LS算法基础上,设计了一种有效的图像无损/近无损压缩方案.该方案由去相关处理、熵编码及压缩位率控制三部分组成.去相关处理部分解决了JPEG-LS预测模型本身的误码扩散问题,熵编码部分使用快速有效的Golomb熵编码器完成对预测误差的编码,同时解决了机载应用中数据传输率恒定条件下压缩码率的控制问题.对压缩算法现场可编程门阵列(FPGA)设计中的一些关键问题也给出了有效的解决途径,从而形成了一套完整、可行的机载图像压缩解决方案.最后通过FPGA实现和验证了压缩方案及逻辑设计的正确性和可行性.      

图像数据实时压缩技术研究

提出一种基于多模式自适应压缩算法的图像实时压缩技术,以此技术为基础,利用硬件设计描述语言VHDL和现场可编程序门阵列FPGA,设计成功系统专用集成芯片,以此芯片为核心,构成图像数据实时压缩系统.该系统采用阵列式处理与流水方式工作相结合的组织结构,数据处理速度与系统容量具有良好的可扩充性.系统单路数据处理速度为100Mbit/s,数据压缩比动态可调,图像恢复精度优于JPEG.本系统体积小、重量轻、功耗低、性能稳定可靠,适用于各种256级灰度图像.      

自主火星离子与中性粒子分析仪数据压缩算法设计

火星离子与中性粒子分析仪共设计10种在轨探测模式，不同探测模式下数据率不同，多种探测模式下数据量远超出最大下行数据率的限制。为降低数据率，利用仪器内部FPGA有限的资源对压缩处理方法进行了详细设计。通过分析仪器数据特点，火星离子与中性粒子分析仪压缩算法采用合并处理、对数压缩和无损压缩三种压缩算法组合。对于每种探测模式，FPGA程序可根据压缩标志选择相应压缩算法，实现三种压缩算法串行使用，或选择其中一种或两种算法。并且压缩标志可通过注入指令改写，实现在轨时根据需求灵活配置。合并处理压缩比为2或4，对数压缩的压缩比为2，无损压缩效率与样本数据间的相关性有关。在此基础上，利用等离子体定标测试系统完成了地面测试。测试结果表明，各探测模式下科学数据经过压缩后数据率满足任务指标要求。     

基于GPU加速的binLBT压缩解压算法

地形数据的压缩/解压是大规模地形实时绘制方法的关键步骤,与绘制效率密切相关.通过对压缩/解压方法核心重叠双正交变换的分析,采用重叠双正交变换的整数提升方法将变换中的浮点数操作转换为整数操作及移位操作.使用支持图形处理单元(GPU,Graphic Processing Unit)通用计算的CUDA(Compute Unified Device Architecture)对变换过程及编码过程进行加速.针对数据超出显存容量的情况,采取数据分块的方法将数据分别载入显存进行变换与编码以完成对整体数据的处理.实验结果表明,基于GPU加速的重叠双正交变换整数提升方法的压缩算法有效提高了地形数据处理的效率,并加快了大规模地形绘制速度.     

激光位移传感器高速数据采集与处理系统设计

介绍了基于FPGA和单片机的激光位移传感器高速数据采集与处理系统的工作原理与软硬件设计,该系统采用FPGA作为核心控制器,主要完成A/D转换时钟控制、CCD像点位置提取、数据缓冲异步FIFO三部分功能。单片机负责键控、显示以及系统协调。这种基于FPGA和单片机的同步采集、实时读取采集数据的方案,可以提高系统采集和传输的速度。该硬件电路结构简单、成本低廉、可靠性高、功耗较低,满足了实际应用中的要求。     

GPS信号模拟器中sine存储表的设计和实现

结合Sunderland算法和泰勒多项式原理,给出了直接数字频率合成(DDS)中相位至幅度映射表的压缩算法的数学模型,分析了压缩效率.用快速傅里叶变换来分析杂散水平,利用matlab计算工具对整个算法进行了建模、优化和验证,仿真表明映射表采用该算法设计的DDS数字载波部分的最大杂散约为-90?dB,且有良好的压缩效率.该算法实现结构简单,没有乘法运算.在Xilinx公司的现场可编程门阵列(FPGA)中进行了实现,已成功地应用于一个实际GPS信号模拟器数字中频系统的设计.     

一种基于FPGA的超高速32k点FFT处理器

采用FPGA(Field Programmable Gate Arrays)实现了一个超高速的32k点的流水线FFT(Fast Fourier Transform)处理器.FPGA的工作频率为125MHz,可以处理连续的1Gs/s(1 Giga-samples per second)的复数数据.该FFT处理器主要基于二维分解算法,采用MDF(Multi-path Delay Feedback)流水线结构,并结合MDC(Multi-path Delay Commutator)及SDF(Single-path Delay Feedback)结构的特点.处理器的内存资源消耗相对MDC结构有所减少,而运算速度相对SDF结构有所提高.建立了处理器的算法和设计模型,并根据模型对处理器的3个组成模块进行了优化以减小资源消耗.利用VHDL语言在Xilinx ISE工具上进行了设计,FPGA的布局布线结果验证了设计的可行性.     

星载高速图像数据压缩原理样机的研制

针对星上高速遥感数据实时压缩要求,选用多模式自适应量化压缩算法,设计了同步并行阵列与流水线相结合的压缩系统体系结构,并以可编程序门阵列物理实现.采用四路压缩系统并行的阵列结构,研制成功高速数据压缩原理样机,数据处理速度大于1000Mbit/s,恢复图像平均峰值信噪比大于40dB.      

CABAC算术编码器硬件优化实现

为了解决上下文自适应二进制算术编码器(CABAC,Context-based Adaptive Binary Arithmetic Coder)硬件实现吞吐率难以提高的问题,提出了基于数据流动态特性的电路优化方法.通过建立算法的数据流模型,提取出限制硬件实现性能的数据流反馈环路.针对上下文环路,采用3条迭代周期不同的子环路更新具有不同依赖周期的上下文变量,提高了时钟频率和吞吐率;对于字节打包环路,通过提取一类可简化电路结构的数据元素,并为之构建快速旁路,增加了环路的处理速度.基于上述方法并辅以基本的电路优化手段,设计实现在现场可编程门阵列(FPGA,Field-Programmable Gate Array)平台上频率可达309MHz,并且每个时钟周期处理一个编码符号.     

基于3D-Winograd的快速卷积算法设计及FPGA实现

近年来,卷积神经网络（CNN）已被计算机视觉任务广泛采用。由于FPGA的高性能、能效和可重新配置性,已被认为是最有前途的CNN硬件加速器,但是受FPGA计算能力、存储资源的限制,基于传统Winograd算法计算三维卷积的FPGA解决方案性能还有提升的空间。首先,研究了适用于三维运算的Winograd算法一维展开过程;然后,通过增加一次性输入特征图和卷积块的维度大小、低比特量化权重和输入数据等方法改善CNN在FPGA上的运行性能。优化思路包括使用移位代替部分除法的方法、分tile方案、二维到三维扩展及低比特量化等4个部分。相对传统的二维Winograd算法,优化算法每个卷积层的时钟周期数减少了7倍左右,相较传统滑窗卷积算法平均每个卷积层减少7倍左右。通过研究,证明了基于一维展开的3D-Winograd算法可以大大减少运算复杂度,并改善在FPGA运行CNN的性能。      

GPS卫星信号模拟器中频信号处理与实现

利用数字内插、数字滤波、A/D(Analog／Digital)变换等软件无线电方法,建立GPS卫星信号模拟器中频信号处理的数学模型,提出了数字IF(Intermediate Frequency)的实现方法,且在matlab中进行了中频电路建模、优化和验证,完成了从数字基带信号处理到模拟中频信号生成.电路实现时尽量降低信号处理频率,缩小高频信号处理范围.利用verilog在ISE6.3中完成了数字中频模块的设计和仿真,对仿真输出的数字序列进行FFT(Fast Fourier Transform Algorithm)频谱分析,并在FPGA(Field Programmable Gate Arrays)中实现.      

面向星载应用的图像压缩专用芯片研制

以高数据吞吐量和低系统结构复杂性为优化目标,根据图像传感器输出特点,综合应用双缓存、数据流驱动、并行处理与流水线设计、同步电路设计等多项关键技术,设计了具有数据处理速度和超大规模集成电路VLSI(Very Large Scale Integrated)结构复杂性最佳匹配的空间域重采样压缩算法VLSI结构,该结构的压缩性能仅与图像宽度相关,与图像传感器输出时序无关,既可以采用外部时钟,又可使用与图像传感器相同的时钟源,在这2种情况下,都能够保证在无限长时间内,在连续工作状态下,每个时钟周期实时处理一个图像数据.实践证明,基于该VLSI结构的压缩专用芯片,处理速度快,功耗低,满足星载应用高速实时与低功耗要求.      

基于FPGA的CCSDS星载数据无损压缩系统设计

星载数据的无损压缩对星载数据的存储和传输具有重要意义.CCSDS推荐的RICE算法对于实现数据的无损压缩具有很好的效果.本文针对RICE算法中k值选择算法计算量大的缺点,利用预处理样本最大值优化k值的方法,使优化后的算法计算复杂度更低,资源占用率更小,运行时间更短,但压缩比相近.利用FPGA进行硬件实现并通过仿真和试验测试,使星载数据的压缩比达到1.5以上,可以满足星载系统对数据压缩的要求,为星上其他载荷提供更多资源.      

CMOS星敏感器图像驱动及实时星点定位算法

利用CMOS图像传感器技术的低功耗和开发简单等优点,设计了新型CMOS星敏感器的图像采集驱动电路.该电路设计以现场可编程门阵列(FPGA)为核心,配以静态存储器和并口通讯功能,实现了图像的采集、存储和输出.同时根据4连通域图像分割的原理,在FPGA内部设计了一个数字电路模块,以实现该星敏感器的实时星点定位功能.该模块由于采用了流水线结构,可以和图像采集同步完成星点质心定位算法,减少了向星敏感器数据处理单元中的精简指令集计算机(RISC)的数据传输量和RISC进行星图跟踪和识别的工作量,提高了星敏感器的总体工作性能.对比软件处理结果,对星敏感器的图像采集和质心算法硬件电路进行了验证.     

基于FPGA无人机影像快速低功耗高精度三维重建

现有无人机（UAV）影像三维重建方法在功耗、时效等方面无法满足移动终端对低功耗、高时效的需求。为此,在有限资源FPGA平台下,结合指令优化策略和软硬件协同优化方法,提出一种基于FPGA高吞吐量硬件优化架构的无人机航拍影像快速低功耗高精度三维重建方法。首先,构建多尺度深度图融合算法架构,增强传统FPGA相位相关算法对不可信区域的鲁棒性,如低纹理、河流等区域。其次,结合高并行指令优化策略,提出高性能软硬件协同优化方案,实现多尺度深度图融合算法架构在有限资源FPGA平台的高效运行。最后,将现有CPU方法、GPU方法与FPGA方法进行综合实验比较,实验结果表明:FPGA方法在重建时间消耗上与GPU方法接近,比CPU方法快近20倍,但功耗仅为GPU方法的2.23%。      

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

变码长图像编码数据实时解码器的设计与实现

给出了基于空间得采样图像压缩方法实时解码器的设计与实现。解码器的设计针对压缩编码算法的多模式处理及变码长的特点，找到一套简单有效的措施，实现了有非匀速环节的解码算法，设计中通过灵活的数据并串相互转换很好的控制了解码过程的变码长、非匀速问题，同时精细的并行流水线结构和高效的算术运算设计为提高解码器的速度性能，为高速下实现实时解码提供了保证。最终基于FPGA实现的解码器工作速度可达264Mbit/s。     

一种图像缩放算法的SoC协同加速设计方法

针对无人机自主着陆的跑道检测、识别、跟踪等视觉算法中需要对大量图像进行缩放处理以便后续计算,但又对实时性要求比较高的情况,根据输入输出像素点的映射关系提出了一种适用于硬件加速的图像缩放算法,简化算法结构的同时利用现场可编程门阵列进行模块硬件功能的设计对算法加速,并采用软硬件协同的体系结构搭建实时图像处理系统。实验结果表明,该缩放算法处理精度高、耗时少,且用硬件逻辑实现后,可以进一步提速171倍,硬化后的系统可以通过摄像头获取图像数据,实时处理后在显示器中显示,达到30帧/s的处理速度,可以应用于实时性要求较高的图像处理算法中。      

基于FPGA的红外目标识别神经网络加速器设计

在红外目标识别领域,基于卷积神经网络的深度学习算法的识别精度已远远超过了传统模式识别算法,但神经网络的实现需要庞大的计算和存储,难以在无人机等嵌入式平台上进行部署。针对此问题,将通道级量化策略和梯度的近似优化训练引入到了低比特神经网络模型的建立中,并提出了一种可充分利用硬件计算资源的FPGA加速器,其整体平均性能为65.6GOPS。与其他相关工作的对比表明,低比特量化方法及其FPGA加速器实现,可以为嵌入式红外目标识别系统提供一种能效高、识别精度高的解决方案。