深空通信中的Turbo码技术

简介深空通信的发展现状和 Turbo码的基本原理。着重研究深空通信中 Turbo码技术的算法和应用 ;并通过仿真对 Turbo码和其它传统码的性能进行比较分析。针对深空通信的特点 ,就 Turbo码具体实现的技术作了探讨     

几种Turbo码交织器的性能分析

Turbo码的出现揭开了编码领域的新篇章。Turbo码中使用的交织器对码的性能有很大的影响。使用 Mat-lab工具 ,通过仿真比较了 Turbo码的几种交织器在不同交织深度时对 Turbo码性能的影响 ,说明 Turbo码交织器设计中的两个准则 ,并验证了这些准则的有效性。分析比较 SP交织器的性能 ,提出在交织器的设计中应将目标放在获得最好的性能上     

一种Turbo码的新的改进算法

Turbo码巧妙地将卷积码和随机交织器结合在一起,实现了随机编码的思想。虽然Turbo码的性能非常优越,但由于它的译码运算量非常大,时延也大,利用维特比算法的改进算法(SOVA)可以大大改善译码性能。     

Turbo码在AWGN和Rician信道中的性能研究

对Turbo码在AWGN和R ic ian信道中的性能进行了仿真研究。利用Turbo码的译码原理分析了Turbo码在两种信道中的性能,给出仿真结果,表明Turbo码在低信噪比条件下,适合于AWGN和R ic ian信道。     

深空通信中的Turbo折线译码器设计

基于分段线性逼近Turbo译码校正函数的方法,提出了Log-MAP折线逼近法。在保证Turbo码固有性能的前提下,其误比特率性能接近MAP(最大后验概率译码)和Log-MAP(对数最大后验概率译码)的理论译码性能,改善系统资源占用情况,同时与Max-Log-MAP的运算速度相差无几。软件仿真结果表明,折线逼近法能带来0.35dB的编码增益。用硬件语言进行描述,时序仿真显示,系统主要资源占用率只比Max-Log-MAP提高8%,系统延时与Max-Log-MAP相当,通过Xilinx的Virtex2系列芯片的实验表明译码速率可达25MHz。     

深空通信中码字复接结构Turbo译码器设计

码字复接结构Turbo译码器,有效解决了Turbo码与一些调制模块迭代级联时产生的信息损失问题,使得在调制迭代级联系统中,译码器能有效反馈包括信息位和校验位的全码字软信息.本文以与CPM调制级联系统为例,采用11种编码构造方案,分别对512,1024,2500码长的Turbo码方案进行对比.仿真结果表明,该方案较好地实...     

一种性能优越的纠错码——Turbo码

Turbo码是一种性能优异的纠错编码方式 ,已引起广大学者的高度重视。文中介绍了 Turbo码的编码方式和迭代译码原理 ,详细推导了 MAP算法。给出了目前用于 CCSDS标准中的 Turbo码结构。对 Turbo码和卷积码的异同点做了比较。最后给出了一些目前关于 Turbo码研究的热点问题。     

一种新的Turbo译码算法及其仿真实现

通过对Turbo码的原有译码算法的研究和仿真,发现原译码算法延时较大、译码速率较低,为了改善译码性能,提高译码速率、减小译码延时,文章提出了一种新的译码算法,并进行了性能仿真和工程实现,证明这种译码算法具有良好的性能和实用价值,与原有译码算法比较,在性能上也有优越性。     

Turbo码中SOVA算法和Log-MAP算法的比较

Turbo码解码器中通常使用的是最大后验概率译码算法(MAP算法)和软输出Viterbi算法(SOVA算法)[1]。文章介绍了一种Log-MAP解码器,它是以次最优的MAP算法为基础的。通过理论分析和计算机仿真,可以得到Log-MAP算法的性能要优于SOVA算法。     

Turbo码在慢衰落信道中的性能分析及应用

针对慢衰落信道的特点,提出了在衰落信道中Turbo码的构造方法;分析了慢衰落信道特性及其对Turbo码性能的影响;仿真结果表明,Turbo码在这种信道中可以获得接近极限的性能,适于在慢衰落信道中的应用.     

Turbo码在802.11b协议物理层中的应用研究

给出用 Turbo码代替现行 80 2 .11b协议中物理层的信道纠错码——卷积码的方法 ,通过性能仿真和译码复杂程度比较 ,验证在该协议的物理层上采用 Turbo码来提高无线局域网的性能是可行的。     

低密度奇偶校验码快速收敛译码算法研究

介绍低密度奇偶校验码(LDPC码)的构造方法和置信传播译码算法,引入基于校验节点的一种快速收敛译码算法——串行译码算法。从树的深度方面分析串行译码算法的消息收敛特性,证明该算法与置信传播译码算法相比具有较好的收敛特性,且降低了译码复杂度。在加性高斯白噪声(AWGN)环境下,采用BPSK调制方式分别对串行译码算法和置信传播算法进行了计算机仿真。结果表明,串行译码算法的译码性能具有明显的改善。该算法使硬件实现变得更容易,资源占有量会降低,这就为LDPC码的工程实现提供了一种可行的方案。     

LDPC编译码方法综述

目前的研究均表明LDPC码是信道编码中纠错能力最强的一种码,其译码器结构简单,在深空探测、卫星通信等领域可得到广泛的应用。文章介绍了LDPC码,综述了其编码方法和译码方法。在编码方法中分别描述了校验矩阵的构造和基于校验矩阵的编码算法,译码方法中主要论述了消息传递译码算法、置信传播译码方法、最小和译码算法、比特翻转译码算法和加权比特翻转译码方法。同时对LDPC码编译码方法的发展作了分析。     

缩短BCH码（16，8，5）编译码算法及其实现

BCH码由于编译码简单、纠错性能好而广泛应用于工程实践中。文章从传统编译码方法的原理、性能、优缺点及应用情况出发,推导出一种缩短BCH码（16,8,5）的查表编译码方法。经过VHDL仿真验证,该方法简单实用,占用硬件资源少,是工程实践中一种较好的方法。     

一种高速卷积编解码器的FPGA实现

在现场可编程逻辑器件(FPGA)的基础上，采用模块化设计，将超高速集成电路硬件描述语言(VHDL)和原理图混合输入，设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7，3／4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb／s。     

基于正交循环码的M-ary扩频解扩新算法及FPGA实现

针对基于正交循环码M-ary扩频解扩算法消耗硬件资源较多的问题,提出一种以折叠匹配滤波器为基础的算法及FPGA实现方案。选择合适的计算时钟,算法使用6个加法器和4个乘法器即可实现非相干解扩,比传统相关解扩算法节省资源,两者消耗资源之比随进制数M的增加而降低。实验结果证明了算法的正确性和有效性。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。