一种针对Cache Tag单错及邻位双错的#br# 低开销容错方法#br#

Cache是处理器重要的存储模块，对处理器性能提升有着至关重要的作用.空间环境中，保护Cache免受软错误影响已成为设计新一代高可靠微处理器日益严峻的挑战.设计一种针对Cache Tag单错及邻位双错的低开销容错方法.可以保证Cache访问、Cache行填充和Cache行回写不受单位错误和邻位双错的影响，与传统SEC FastTag容错方法相比，Tag单位及邻位双错容错能力得到提高.通过扩展FastTag结构优化设计，降低SEC DAEC编解码逻辑带来的面积、功耗以及性能方面的开销.以四路组相连写回Cache为目标系统，与传统SEC DAEC容错方法相比，本文提出的方法面积开销降低8.47%，功耗开销降低37.7%，关键路径时延减小0.13 ns.     

小型CPT原子钟的数字电路优化研究CSCD

CPT原子钟是一种体积小、功耗低、指标优的新型原子钟。本文对小型CPT原子钟数字滤波算法开展优化研究,采用CIC滤波器前端滤波,低阶FIR滤波器后端滤波。新滤波模块在保证相同的噪声抑制比的情况下,节约逻辑资源,降低整钟功耗。基于以上方案实现的滤波模块,获得了55d B的滤波效果,同时节省了约42%的FPGA逻辑资源。     

小型CPT原子钟的数字电路优化研究

CPT原子钟是一种体积小、功耗低、指标优的新型原子钟。本文对小型CPT原子钟数字滤波算法开展优化研究,采用CIC滤波器前端滤波,低阶FIR滤波器后端滤波。新滤波模块在保证相同的噪声抑制比的情况下,节约逻辑资源,降低整钟功耗。基于以上方案实现的滤波模块,获得了55dB的滤波效果,同时节省了约42%的FPGA逻辑资源。     

SRAM型FPGA的抗SEU方法研究

通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。     

图像数据实时压缩技术研究

提出一种基于多模式自适应压缩算法的图像实时压缩技术,以此技术为基础,利用硬件设计描述语言VHDL和现场可编程序门阵列FPGA,设计成功系统专用集成芯片,以此芯片为核心,构成图像数据实时压缩系统.该系统采用阵列式处理与流水方式工作相结合的组织结构,数据处理速度与系统容量具有良好的可扩充性.系统单路数据处理速度为100Mbit/s,数据压缩比动态可调,图像恢复精度优于JPEG.本系统体积小、重量轻、功耗低、性能稳定可靠,适用于各种256级灰度图像.      

基于FPGA的高效机载视频采集及预处理方法

为提高机载视频编码系统的数据采集及预处理性能,以现场可编程门阵列(FPGA)为硬件平台,研究了多模式机载视频采集、颜色空间转换和视频数据传输的高效处理方法.针对机载应用需要实时采集不同模式视频的特点,设计了一种可靠的视频采集策略,通过引入错误自检机制,可以实时监测视频采集的正确性,避免视频数据的错误积累;针对机载视频颜色空间转换预处理中浮点乘法浪费计算资源和增加系统功耗的问题,设计了一种基于高低位分离的截断式查找表乘法器,减少了存储空间和计算位宽,结合流水线处理技术实现了一种高效视频颜色空间转换方法,在保证计算精度和性能的同时,处理功耗最大降低了27%;针对FPGA处理器与系统核心编码处理器(DSP)之间存在大量视频数据的频繁传输特点,结合SRIO(Serial Rapid I/O)链路的传输方式,设计了一种以FPGA为控制核心的数据交互机制,减轻了DSP的处理负担使其专注于视频编码运算,提高系统性能.      

账户型区块链可扩展存储模型

区块链数据持续线性增长，最终导致单个节点无法提供足够的存储资源，产生存储可扩展性问题。轻节点模型虽然极大地降低了对存储资源的需求，但是也导致全节点减少、去中心化程度降低，威胁区块链网络的安全。账户型区块链尚未有成熟的可扩展存储方案提出。考虑到状态数据的使用频率远远高于区块数据，提出一种基于账户型区块链的可扩展存储模型（SSMAB）。SSMAB以完全冗余的方式保存状态数据，保证其交易验证功能；以分片方式存储区块数据，降低冗余度；采用经济激励机制，在保证数据可用性的前提下，减少存储的消耗。实验结果表明:SSMAB模型能够保证数据的可靠性与可用性，将存储数据量降低到全节点模型的13%。      

一种基于固态盘的磁盘缓存系统架构及其在子午工程数 据中心业务系统中的应用

固态盘作为内存和磁盘之间的二级磁盘缓存运用于服务器存储层次结构中, 以满足空间科学研究领域日益增长的应用级I/O请求. 然而, 当前主流混合 存储架构未能充分发挥固态盘优势, 也没有考虑其寿命损耗. 因此, 本文提 出一种联合固态盘、磁盘的RAF (Random-Access First)混合存储架构, 在 提高系统性能的同时可延长固态盘寿命. 其主要思路是通过序列探测技术, 区 分负载中的随机访问和连续访问, 并将随机和顺序访问请求重定向到固态盘 和磁盘系统分别处理. RAF的原型已在Linux内核2.6.30.10中实现. 基于子 午工程真实业务数据及模拟数据的实验结果表明, RAF与当前的主流架 构Flash Cache相比, 在多种负载情况下可提升系统响应时间17%, 同时减少 固态盘老化率53%, 提高了存储系统的整体性能.      

基于动态语义记忆网络的长尾图像描述生成

图像描述生成任务旨在基于输入图像生成对应的自然语言描述。现有任务数据集中大部分图像的描述语句通常包含少量常见词和大量罕见词，呈现出长尾分布。已有研究专注于提升模型在整个数据集上的描述语句准确性，忽视了对大量罕见词的准确描述，限制了在实际场景中的应用。针对这一问题，提出了基于动态语义记忆网络(DSMN)的长尾图像描述生成模型，旨在保证模型对常见名词准确描述的同时，提升模型对罕见名词的描述效果。DSMN模型能够动态挖掘罕见词与常见词的全局语义关系，实现从常见词到罕见词的语义知识迁移，通过协同考虑全局单词语义关系信息及当前输入图像和已生成单词的局部语义信息提升罕见词的语义特征表示能力和预测性能。为了有效评价长尾图像描述生成方法，基于MS COCO Captioning数据集定义了长尾图像描述生成任务专用测试集Few-COCO。在MS COCO Captioning和Few-COCO数据集上的多个量化实验表明，DSMN模型在Few-COCO数据集上的罕见词描述准确率为0.602 8%，召回率为0.323 4%，F-1值为0.356 7%，相较于基准方法提升明显。      

Flash存储中的纠错编码

Flash闪存是一种非易失性的存储器件,随着工艺尺寸的不断减小,存储容量需求的不断增加,存储可靠性与寿命成为Flash生产与应用过程中最严重的两个挑战.基于多级 (MLC,Multilevel Cell) "与非(NAND)型" Flash的层级结构特征与读写操作特性,构造了一种基于正交映射的纠错编码方法,给出其编解码原理与结构,并分析其纠错能力.在此基础上,分析了该编码方法在Flash存储系统中的两种典型应用场景,即分布式多用户共享存储以及历史数据的无差错恢复.此外,Flash存储单元的可靠性受擦除次数的限制,其寿命相当有限,该编码方法可以有效地利用坏块来提高Flash的整体生命周期.分析结果表明:不改变整体结构,只需对编码模块进行简单调整,即可实现多种实际应用需求.     

科技资源信息检索关键技术

科技资源具有地理分布广、异构、复杂、海量的特点,为了高效查找和使用科技资源,提出了实现科技资源组织、表示、传输和访问的有效方法.设计了数据层、数据连接层和表示层3层体系架构,使检索系统具有开放性和扩展性.利用元数据技术实现科技资源的统一组织和表示,并基于轻量级目录访问协议LDAP(Lightweight Directory Access Protocol)的目录服务机制实现了科技资源元数据的存储和访问.提出了科技资源信息检索的多级缓冲机制和结果排序模型,对数据查询的性能进行了分析和优化,提高了查询速度,并可优先返回价值高的查询结果.      

基于CDMA-TDD系统的联合功率控制算法

针对常规的码分多址CDMA (Code Division Multiple Access)时分双工TDD (Time Division Duplex) 系统功率控制算法存在的缺陷,提出了一种基于通信链路当前状态信息的联合功率控制算法.从理论上推导了联合功率控制方程.在新算法中,所有移动终端调整后的新发射功率值是基于共同的通信资源得出的.分配在同一时隙的各个移动终端的功率调整是基于通信链路的当前状态信息,其中包括各移动终端下一步使用的调整后的新发射功率值.使得各移动终端能够平等的共享链路资源,加快功率控制的收敛.通过建立功能模型,验证和评估了这一新的算法.仿真结果表明这一新的功率控制算法优于当前的常规算法,能减小接收端信噪比动态范围,降低干扰信号强度,提高能量效率和系统容量.     

多媒体流处理器中缓冲器的体系结构设计

传统微处理器体系结构不能很好地匹配媒体处理应用的特点.针对处理器与存储器之间日益增长的性能间隙问题,分析了传统微处理器对媒体处理应用的通讯瓶颈;通过分析Cache存储器的特点,得出了传统的Cache结构并不适合现代媒体处理应用的结论,讨论了目前针对处理器通讯瓶颈的一些解决办法;提出了一种以大容量流寄存器堆替代Cache作为中间缓冲器,并能适合于媒体处理应用的金字塔存储层次体系结构设计.该体系结构具有三级并行数据带宽存储层次,即片外SDRAM、全局寄存器堆和局部寄存器堆.三级并行存储层次所能提供的带宽依次提高一个数量级,带宽之比为1∶16∶256,从而可以有效地支持卫星遥感图像预处理对数据带宽的需求.      

基于Web服务的E-Police系统架构

传统电子警察系统由于过分依赖单一服务器,在系统运算、网络传输以及存储容量上难以满足海量数据的需求.将Web Service技术应用到电子警察系统,设计了各前端节点对等的集群式服务器加单一后端客户处理机模式的E-Police电子警察系统架构,提出了计算服务、存储服务和查询服务;松散耦合的E-Police系统以3种服务的实现为核心,系统依靠大量前端节点承担主要工作,提高了资源利用率;通过Web服务的准备、发布和建立3步流程,实现了一套完整的任务、资源和数据流管理方案,解决了传统系统计算性能、存储容量与图像质量三者难以平衡的问题.      

专用指令集在基于FPGA的神经网络加速器中的应用#br#

近年来，表现出极其优越性能的神经网络算法对硬件算力的要求逐渐提高.在一些低功耗场景如星载系统中，拥有可编程重构、高并行等特性的FPGA是神经网络算法较为合适的硬件加速平台.为了解决传统神经网络硬件加速器设计中片内资源消耗大、各功能模块耦合性高等问题，设计实现了一套专用AI指令集并应用在了基于FPGA的神经网络加速器的设计中.文章首先介绍了该指令集的设计方案.整个指令集由指令寄存器、指令解释器、指令转发模块、内存管理单元和多个模块构成.通过该指令集可实现对不同模块的复用，降低模块之间的耦合性.并以YOLOV3 Tiny网络模型为例，对比了平铺式和指令控制式两种加速方案的逻辑资源的消耗.验证了应用专用指令集可以减少约50%的FPGA逻辑资源的使用.     

基于改进空间通道信息的全局烟雾注意网络

针对烟雾因半透明、形状不规则和边界模糊造成分割困难的问题,提出了基于注意力机制的长距离信息建模方法,以提取长距离像素间的依赖和连续性关系。通过注意力机制作用原理,解决孤立小块区域误分类问题,减少非连续区域的烟雾误判。为避免注意力网络大尺寸矩阵运算造成的内存和计算负担,对空间和通道2种注意力方式进行改进,分别设计了双向定位空间注意力(BDA)模块和多尺度通道注意力(MSCA)融合模块,弥补现有注意力全局池化操作导致的大量空间信息丢失。将所提注意力模块和残差深度网络合并,构建面向图像烟雾分割的全局烟雾注意网络,在尽可能不丢失全局信息相关性的同时减少内存消耗。实验结果表明：所提网络在DS01、DS02、DS03合成烟雾测试集上,取得的平均交并比分别为73.13%、73.81%、74.25%,总体上优于对比算法。