FPGA设计中的亚稳态问题及其预防方法研究

由于在复杂FPGA（Field Programmable Gate Array,现场可编程门阵列）设计中存在跨时钟域,通常会产生亚稳态现象.为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响.根据不同的信号同步类型,针对单比特电平信号、脉冲信号和边沿信号,分别给出基于触发器级联的跨时钟域信号同步方法;针对并行信号,提出基于异步FIFO （First In First Out,先进先出队列）和握手协议的跨时钟域同步方法;并通过仿真手段分析信号同步方法的有效性及其适用范围.结果表明：这些方法能够正确有效地完成跨时钟域信号同步,预防可能出现的亚稳态问题,从而提高复杂FPGA设计的可靠性和稳定性.     

一种基于DSP的实时视频色彩空间转换算法

DM642是广泛应用于视频处理领域的经典DSP平台,其视频采集端口可以采集多种视频制式,但无法直接接入色彩空间为YUV420的视频信号,而目前主流视频压缩算法都要求使用YUV420的视频数据。根据DM642的平台特点,优化实现了一套YUV422到YUV420的插值算法,解决了算法实时性的问题。测试结果表明,对于1024×768这种较大分辨率的视频图像表明,优化过的色彩空间转化算法能够以60帧每秒的速率进行实时转换,满足了后续视频压缩算法对实时性的要求。     

X射线脉冲星导航硬件脉冲轮廓累积研究

为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的0.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。     

一种采用行列聚类并行的星像坐标提取方法

为了提高星敏感器的数据更新率,必须减少星像坐标的提取时间。在提取星像坐标的过程中,现有基于FPGA的方法虽然避免了星图保存和读取过程,然而需要高性能的FPGA才能实现。为此提出了一种采用行列聚类并行的星像坐标提取方法,将逐个像素聚类的方式优化成像素队列聚类的方式,实现了对恒星星像坐标的实时提取,可以解决现有的实时提取星像坐标方法中像素输出时钟与处理时钟不匹配的问题,达到1个时钟周期处理完1个像素的目的,从而减少了星像坐标的提取时间,提高了星敏感器的实时性。最后把该方法嵌入到某星敏感器系统中,实验结果表明,与现有基于FPGA的实时提取星像坐标方法相比,在相同工作频率且不降低星像坐标提取精度的前提下,提取时间仅为现有方法的21.1%,数据更新率提高了近5倍。因此,该方法不但具有实时性,而且具有较好的鲁棒性。     

一种同步时钟偏差和传感器位置误差存在下的TDOA定位新方法

同步时钟偏差和传感器位置误差会严重影响到达时间差(TDOA)定位性能。针对此问题,基于加权多维标度(WMDS)原理,提出一种能够有效抑制这2类误差影响的TDOA定位新方法。该方法首先通过构造消元矩阵消除同步时钟偏差的影响;然后基于加权多维标度分析方法构建定位关系式,并由此获得辐射源位置与传感器位置的估计值;最后利用最大似然估计准则得到同步时钟偏差的估计值。所提方法利用标量积矩阵的维度和特征结构信息,对各类误差具有更强的鲁棒性。文中的理论性能分析表明：新方法对全部参数的估计均方误差(MSE)均能逼近相应的克拉美罗下界(CRLB)。仿真实验验证了新方法的渐近统计最优性,并且相比于已有方法,其发生“门限效应”的误差阈值更高。     

常用雷达视频信号处理算法在FPGA上的实现

采用FPGA技术对雷达原始的视频信号进行求模、视频积累与恒虚警检测处理,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。详细介绍了求模、视频积累以及恒虚警算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行雷达视频信号处理的优势。     

基于LabVIEW的超精密磨床嵌入式监控系统

针对超精密磨削机床的监控需求,基于NI–sbRIO硬件平台开发了一套应用于超精密磨床状态监测和数据采集的嵌入式监控系统,使用FPGA对温度、振动、声发射等信息进行实时数据采集,并使用实时处理器对数据进行分析和处理,实现对机床的实时状态监测和数据存储。通过FPGA编程取代硬件数据采集卡,成本低,灵活性强。试验表明,该系统能够胜任超精密磨床的监控任务。     

基于DSP和FPGA的视频编码器协同设计与算法优化实现

采用DSP和FPGA协同技术设计实现了一个高性能的MPEG-4视频编码器。FPGA模块完成视频采集、YUV分离、数据I/O等功能,而使用DSP专一进行视频压缩编码。针对DSP片内资源特点设计了片内存储器数据分配方案,并根据该方案优化了MPEG-4视频压缩的数据流模式。提出了基于宏块空间复杂度的宏块类型判断算法,有效地降低了视频压缩算法的计算复杂度。测试结果表明,采用MPEG-4视频标准该视频编码器每秒能够压缩39.2帧CIF图像。     

星载AOS数据链路层的模块化设计与实现

对AOS(高级在轨系统)数据链路层协议进行分析,提出一种模块化的设计方案,采用包装模块、虚拟信道模块和主信道模块分别处理不同特点的数据业务。该方案可利用成熟CPU(中央处理器)结合专用功能芯片实现,其中专用功能芯片可转化为ASIC(专用集成电路)产品。基于DSP(数字信号处理)控制器和FPGA(现场可编程门阵列)设计了原型设备对方案进行验证。结果表明:数据链路层模块化设计方案可行且有效,能够充分利用物理信道资源,经过测试下传数据中空闲帧比例低于0.6%。最后对功能模块的ASIC转化方案进行了讨论。     

基于FPGA的IP over CCSDS设计与实现

首先介绍了TCP/IP(传输控制协议/网际协议)技术和CCSDS(空间数据系统咨询委员会)建议的应用背景,从天地网络一体化和未来空间站与地面交互式通信系统需求的角度出发,提出了一种基于FPGA(现场可编程门阵列)的IP over CCSDS处理方法。详细描述了IP over CCSDS软件的实现方案和技术特点,并对其进行了测试和结果分析。     

基于FPGA的雷达信号模拟

结合 FPGA 嵌入式系统高并行度和控制简单的特点,采用基于可编程逻辑门阵列(FPGA)的直接数字合成(DDS)技术编程实现了雷达信号的模拟,并以雷达线性调频脉冲信号和雷达视频信号的模拟为例,分析了该方法实现雷达信号模拟的原理及具体过程.最后,给出了雷达信号模拟的部分实验结果,并与 DDS 专用芯片的方法进行了详细的比较     

一种新型数字高精度伪码快速捕获延迟锁定环的设计与实现

介绍了一种新型全并行快速捕获延迟锁定环的设计与FPGA实现,捕获时间小于等于一个伪码周期,抗干扰容限大于80 dB。此快速捕获延迟锁定环实现127路全并行捕获和高精度跟踪,仅需存储130个PN码表,相对于其他并行捕获延迟锁定环或串并结合的环路,存储量约小2/3,并具有较高捕获精度。     

基于ARM的嵌入式系统中FPGA配置方式研究

介绍了基于SRAM LUT结构的FPGA的几种在线配置方式,同时给出了在嵌入式系统中利用ARM7TDMI微处理器产生FPGA配置时序的方法;给出了最小系统应用电路;结合程序,分析如何产生FPGA的配置时序;本方案的实用性在本文得到充分说明.     

ARINC429总线接口设计与实现

ARINC429总线在航空电子系统领域被广泛的应用。本文分析了ARINC429总线的工作原理,根据其数据格式、接口电平要求,给出了由FPGA设计实现ARINC429总线的基本原理,并通过VHDL语言编程,实现了ARINC429总线协议部分,实现了接收和发送功能。采用FPGA器件设计集成ARINC429总线协议的通信芯片,可以有效地提高数据通信模块的处理能力和集成度。通过实际与通用型ARINC429总线芯片的通讯,验证了方案的正确性。     

基于PCI总线的LXI B类接口模块设计

介绍了在LXI C类接口模块的基础上,设计的基于PCI总线的LXI B类接口模块。重点解决了基于IEEE1588协议的LXI精密时钟同步技术。在模块设计中采用了FPGA对时间信息加盖时戳和直接获取网络数据包的方法,以提高系统的定时精度。该模块可以与传统仪器组合,构成低成本、高性能的LXI仪器。     

基于DSP+FPGA的数字视频信号处理系统

研制了一种基于FPGA DSP的数字视频信号处理系统,详细分析了系统中视频信号的转换(SAA7113)、视频信号的处理(FPGA DSP)以及与PC机通信(FPGA与USB接口)的工作原理和流程。系统采用模块化设计,计算效率高,工作稳定可靠。