一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。     

LDPC码在迭代接收机中的应用

讨论了空时分组编码、正交频分复用(OFDM)系统与低密度奇偶校验码(LDPC码)的迭代译码联合使用的方法.以一个迭代接收机的实例,在Jakes信道模型下对误码性能进行了仿真.结果表明该方法可以有效地提高系统性能.     

基于模拟退火算法构造girth-12（3，5）和（3，6）-规则QC—LDPC码

文章提出了一种基于模拟退火算法的准循环校验矩阵设计方法。首先,建立了一类具有特殊结构的准循环校验矩阵的设计步骤与模拟退火算法中迭代初始解、目标函数和邻域结构之间的联系,然后利用有记忆的模拟退火算法设计出了两个准循环校验矩阵。利用这两个矩阵,文章对于任意P≥217构造出了girth-12（3,5）规则QC—LDPC码;对于任意P≥449构造出了girth．12（3,6）规则QC-LDPC码。与已知的最好结果相比,该文将girth-12（3,5）和（3,6）规则QC—LDPC码连续存在的码长下限分别降低了420比特和492比特。     

基于LDPC的编码PCM/FM系统及其性能分析

提出一种基于低密度校验码LDPC的编码PCM/FM系统,并对该系统的性能进行分析与仿真。首先介绍接近Shannon限的先进的信道编码技术———低密度校验码(LDPC)信道纠错编码原理和解码算法,而后给出基于LDPC的编码PCM/FM系统方案,最后详细分析并仿真该系统的性能,着重比较未编码、卷积编码和LDPC编码三种系统的性能差异,还对比LDPC的各种不同参数(编码长度、校验矩阵等)对系统性能的影响。仿真表明,基于LDPC的编码PCM/FM系统具有非常优异的纠错性能,比未编码PCM-FM系统性能高出6~8 dB,适合于PCM/FM遥测系统的应用。     

DVB-S2标准中联合LDPC译码的16-APSK星座迭代软判决算法研究

对DVB-S2标准中的16-APSK（幅度相移键控）星座软判决算法展开研究,在比特LLR（对数似然比）软判决算法的基础上提出了一种基于联合LDPC（低密度奇偶校验码）译码的星座迭代软判决改进算法。经仿真分析发现,该改进算法在具有与原算法相近的误码性能的同时至少降低了一半的计算量,具有较强的实用价值。     

串行程序的并行划分算法及其正确性证明

针对多机系统结构，本文提出了在大粒度级并行划分串行程序的算示。该算法通过识别并行循环任务以及通过确定调用上下文关系识别过程任务，来划分串行程序中的并行成份。该算法是对串行程序实施并行分解的基础。本文还给出了该算法的正确性证明。     

一种RS码变换域译码算法及其并行流水结构

本文提出了ＲＳ系统码的一种变换域译码算法，设计和分析了该算法的并行流水结构。该算法不用求错误位置多项式的根和错误值，运算结构规则，适合于ＶＬＳＩ实现。     

全数字接收机中的并行插值技术研究

文章针对全数字接收机提出了一种并行插值结构.它不同于以往的串行插值,一次可以计算出一个符号内所需的所有插值点.这个特点改善了硬件中对插值计算的速度限制,提升了全数字接收机的性能.同时仿真结果表明,该并行插值结构可以很好的调整定时误差,适合应用在高速率的数据通信中.     

空时接收并行干扰消除器的性能分析及优化

提出一种新的用于DS-CDMA系统上行链路阵列接收加部分并行干扰消除的联合处理方案。在接收端多径信号的阵列处理方面,将传统的RAKE接收改为LS-DRMTA算法,能大大降低基站处理的运算量。在波束形成器之后引入干扰对消器,对传统的并行干扰消除器“硬判决”的缺陷进行优化,改为部分并行干扰消除器,可以更好地检测出期望用户信号,而且避免了消除串行干扰中存在延时问题,仿真结果表明,该联合处理方案简单有效,适合工程应用。     

低密度奇偶校验码快速收敛译码算法研究

介绍低密度奇偶校验码(LDPC码)的构造方法和置信传播译码算法,引入基于校验节点的一种快速收敛译码算法——串行译码算法。从树的深度方面分析串行译码算法的消息收敛特性,证明该算法与置信传播译码算法相比具有较好的收敛特性,且降低了译码复杂度。在加性高斯白噪声(AWGN)环境下,采用BPSK调制方式分别对串行译码算法和置信传播算法进行了计算机仿真。结果表明,串行译码算法的译码性能具有明显的改善。该算法使硬件实现变得更容易,资源占有量会降低,这就为LDPC码的工程实现提供了一种可行的方案。     

一种纠3错BCH译码器的FPGA设计

文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。     

一种性能优越的纠错码——Turbo码

Turbo码是一种性能优异的纠错编码方式 ,已引起广大学者的高度重视。文中介绍了 Turbo码的编码方式和迭代译码原理 ,详细推导了 MAP算法。给出了目前用于 CCSDS标准中的 Turbo码结构。对 Turbo码和卷积码的异同点做了比较。最后给出了一些目前关于 Turbo码研究的热点问题。     

LDPC编译码方法综述

目前的研究均表明LDPC码是信道编码中纠错能力最强的一种码,其译码器结构简单,在深空探测、卫星通信等领域可得到广泛的应用。文章介绍了LDPC码,综述了其编码方法和译码方法。在编码方法中分别描述了校验矩阵的构造和基于校验矩阵的编码算法,译码方法中主要论述了消息传递译码算法、置信传播译码方法、最小和译码算法、比特翻转译码算法和加权比特翻转译码方法。同时对LDPC码编译码方法的发展作了分析。     

星载低复杂度Turbo译码器的实现技术研究

针对航天测控通信系统中微弱信号处理的实际应用需求,研究了Turbo译码算法在星载平台上的低复杂度实现技术。基于折线近似的Log_MAP算法,提出了一种新的基于FPGA的译码器实现方案,一方面简化了迭代译码过程中分支度量的计算存储方法,有效减少了存储容量及算法复杂度;另一方面采用半并行化及流水的数据处理方式,提高了译码处理速度。利用CCSDS标准建议的交织器和生成矩阵进行了仿真和实测,结果表明相较于其它结构,采用本文设计方案实现的Turbo译码器在Slice资源没有增加的条件下存储复杂度降低了29.6%,且在输出误码率<10 -6 时编码增益达到了9.9dB,保持了良好的译码性能。本文译码器已成功应用于某航天型号工程。     

直扩通信系统信噪比估计在LDPC译码中的应用

针对LDPC码的信噪比误差使置信传播(BP)译码算法性能下降的问题,提出一种扩频码辅助的直接序列扩频信号信噪比最大似然估计算法,并利用解扩后的相关值序列对存在的小多普勒频偏情况进行修正。仿真结果表明,该算法在较低信噪比时仍可以达到比较好的估计精度,采用估计信噪比作为BP译码先验概率对译码性能影响非常小。     

星地高速数传系统LDPC编码器ASIC集成芯片设计

面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm 2,功耗仅为184.3 mW。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。     

一种改进的基于LDPC码的信源信道联合译码方法

提出一种改进的将LDPC迭代译码和隐马尔可夫估计相融合的迭代译码算法。一方面通过隐马尔可夫信源估计获取信源残留冗余,作为外信息提供给LDPC迭代译码;另一方面,通过LDPC迭代译码获得更精确的信源估计模型参数,加快迭代收敛速度,获得更好的迭代译码性能。其优点是无需知道任何关于信源的先验信息,计算复杂度低,并行操作性强,尤其适用于宽带多媒体传输。     

新型全数字化 PCM 同步解调器

介绍一种新型ＰＣＭ解调器。它采用ＰＣ机插板结构，全数字化设计。该ＰＣＭ信号解调卡包括可编程位同步器、可编程帧同步器，可解调８种标准ＰＣＭ信号。设计中利用ＥＰＬＤ器件处理数字逻辑。位同步器可达２Ｍｂｐｓ（ＮＲＺ码），帧同步器可达１０Ｍｂｐｓ。