一种大频偏抗边带错锁的数字锁相环设计

在小卫星遥测系统中,地面站接收信号伴随着大多普勒频偏,副载波会落入主载波的多普勒频偏的范围之内,数字锁相环对主载波的跟踪必须避免边带错锁。提出一种新的数字锁相环结构,通过频谱分析辅助,初始频差和环路带宽被减小,副载波不会落入环路带宽之内;在环路中采用cic低通滤波下抽样滤除副载波分量,副载波对锁相环的影响得以消除。仿真结果表明,该锁相环在大频偏情况下能够很好地消除边带错锁。在实际的地面站遥测接收机中,该锁相环也能够很好地工作。     

星上FPGA抗闩锁设计

根据星载电子设备CMOS电路中现场可编程逻辑阵列（FPGA）闩锁的发生机理，提出了输入／输出回路的抗锁定、二次屏蔽防止单粒子触发锁定等遏制闩锁触发条件，以及工作电源限流、闩锁检测与解除等遏制闩锁维持条件的设计，并给出了应用检测电路、板级锁定检测与解除、电流敏感器件检测电流和FPGA闩锁监测等应用实例。