基于DSP的数字下变频软件实现

数字下变频(DDC)技术将宽带大数据流信号变成窄带低数据流信号,以便 DSP 实时处理。在分析数字下变频的基本模型基础上,提出了一种基于 DSP 芯片的数字下变频软件实现方案,讨论了相应的算法及分析,并给出了软件实现的主程序结构。软件数字下变频比常规 DDC专用芯片有更大的灵活性、适应性和更高的处理中频。     

基于嵌入式数字信号处理器的数字滤波器设计和算法实现

介绍了用ＩＮＴＥＬ公司新推出的８０Ｃ１９６ＵＮ单片机来设计数字滤波器。用此嵌入式数字信号处理器设计的滤波器的幅值、相位和响应较为精确,消除了多个器件所引起的噪声、电压等误差。同时,本文还对Ｃ１９６ＵＮ硬件结构、软件设计及执行信号处理指令集中的关键语句做了概述     

基于DSP和FPGA的软件无线电平台研究

从硬件和软件两方面建立了基于DSP和FPGA的软件无线电平台。重点研究了该实验平台多模式数字调制解调的硬件实现结构、软件实现结构和不同模式之间的切换等,充分体现了软件无线电系统的灵活性、开放性和兼容性等特点。     

基于FPGA的FIR滤波器设计与实现

本文根据激光陀螺仪信号的解调原理,提出了一种利用数字信号处理技术并采用FPGA实现的解调方法。分析了FIR滤波器的工作原理,根据激光陀螺仪对滤波器的要求,给出了由FPGA设计实现FIR滤波器的基本原理,并利用IP核实现了FIR滤波器,满足了激光陀螺仪的需求。通过在国产激光陀螺仪上的应用,验证了方案的正确性。通过对激光陀螺仪脉冲计数的高速采样并利用数字滤波器处理,可以有效的消除抖动引起的信号噪声,得到所需要的惯性信息。采用FPGA设计实现,可以提高运算速度,并且可以缩短数据采样的延时。     

基于HSP50110、HSP50210和FPGA的机载超短波电台接收通道设计

介绍了基于软件无线电原理利用Intersil公司下变频芯片HSP50110、科斯塔斯环芯片HSP50210和FPGA芯片EP1C12实现的某机载超短波电台数字扩频接收机通道,它可以完成AM、FM、FSK、PSK等常用调制方式的下变频、同步、解调及伪码的快速并行捕获与跟踪。系统带宽8．1218MHz,用FPGA实现了一种新的全并行捕获延迟锁定环算法,捕获时间不大于一个伪码周期,抗干扰容限大于80dB。     

基于FPGA的多通道ARINC429通信芯片的设计

ARINC429是一种在航空电子系统领域被广泛应用的总线标准。采用PFGA器件设计集成多路ARINC429通道的通信芯片,可以有效地提高数据通信模块的处理能力和集成度,并降低研制成本。本文提出了一种内置控制核和大容量缓存的多路通信芯片的设计原理,它采用基于FPGA的硬件方法;而FPGA设计采用的硬件语言是VHDL,实现平台是ALTERA的FLEX系列逻辑器件。这种设计方法已被验证对通信电路的研制是行之有效的。     

软件无线电中扩频系统的数字化实现

给出了在软件无线电的平台上实现扩频通信的具体思路,介绍了应用FPGA设计多进制正交扩频的基本过程,并对扩频通信的捕获和跟踪的环节做了较为详细的描述.     

多相滤波器组接收机数学模型及其在软件化雷达中的应用

介绍了多相滤波器组接收机的数学模型,讨论了该模型在软件化雷达接收系统中的应用,并给出了基于多相滤波器组接收机模型的软件化雷达接收系统的硬件结构.     

基于LabWindows／CVI的虚拟数字滤波器的设计

LabWindows/CVI(C for Virtual Instrumentation)是NI公司推出的交互式C语言开发平台,它的重要特征就是在Windows和Sun平台上简化了图形用户接口的设计,同时为使用者提供了灵活的数据采集,信号分析处理和信号的输出与显示功能.LabWindows/CVI的上述特点,使其成为测控领域最受欢迎的软件开发平台之一.文章介绍了一种基于LabWindows/CVI的虚拟数字滤波器及其设计的基本方法.充分利用LabWindows/CVI强大的数字信号处理库函数,实现"软件即仪器"的设计思想,达到既经济又操作简单,而且可以不断进行改进和更新的目的.     

基于DRFM的通用无线电高度模拟装置的设计

介绍了一种基于数字射频存贮（DRFM）技术的通用无线电高度表高度模拟装置的设计。与传统的高度模拟装置相比较,该技术具有模拟高度连续可调,能叠加各类干扰信息以及通用性和可扩展性强等优点,可以应用于弹载和机载无线电高度表的测试。     

基于FPGA和FIFO的信号延时系统设计

短波信道模拟器是对短波电台进行测试的重要设备,它能够模拟短波信道的主要特点。结合短波通信的原理介绍了短波多径传输延时效应,提出了一种全新的信号延时的方法。该方法基于FPGA和FIFO,测试结果表明其能满足我们的设计要求。     

基于FPGA的RS232/422多通道接口设计与实现

针对传统的RS232/422总线接口采用的总线板卡集成度低,成本高的劣势,设计并实现了基于FPGA的多通道RS232/422总线接口电路,有效提高了系统的集成度,降低了系统的成本,并成功运用在航空信号仿真平台中。     

基于FPGA的数字存储示波器

基于FPGA的数字存储示波器,以可编程逻辑器件ACEX1K30TC144-3和89c51单片机为核心,由通道输入调整、数据采集、数据处理、波形显示和操作面板等功能模块组成.系统中的数据采集及数据处理模块,采用了FPGA内制的RAM IP核,使系统的工作频率基本不受外围器件影响,经maxplusⅡ延时分析,其内核频率可以达到40 MHz以上,这对于数据处理速度和实时性要求比较高的应用领域具有重要的意义.     

基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计

现代高科技战争对雷达系统设备的功能与性能提出了越来越高的要求，信号发生器作为雷达系统的重要组成部分也面临着更高的挑战，尤其是在体积、重量、功耗以及性能等方面要求越来越严格。分析了目前信号发生器的设计方法及其优缺点，并提出了一种基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计方法，信号发生器具有频率分辨率高、噪声低、体积小、功耗低和控制简单等特点，且在某型产品中成功应用。     

基于FPGA的数字Costas环的设计与实现

通过对数字Costas环路原理的分析,提出了新的环路鉴相方式,且环路参数可根据锁定情况及时修改,确保锁相环路稳定工作。详细阐述了环路各部件的参数及电路设计。ChipScopePro实时观测FPGA内部信号和Matlab仿真结果表明．该Costas环路具有十分优良的性能。     

基于FPGA的三种信号处理器的集成设计

现代高性能FPGA和DSP的不断出现,使得需要大数据量计算的雷达信号处理器向高度集成化和小型化方向发展成为可能,本文基于高性能FPGA(A ltera的Stratix II系列)详细介绍了一种数字波束形成器(DBF)、动目标检测器(MTD)和恒虚警检测器(CFAR)的单芯片集成设计方案,最后对其性能特性和改进方向做了初步的分析讨论,以满足更高性能要求时的设计实现。     

用FPGA实现DDS的设计

主要介绍了直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法.并给出了仿真结果.     

基于FPGA的BOC(1,1)信号捕获技术

BOC调制是新一代卫星导航系统中广泛采用的调制方式,在时域上具有多峰值特性,副峰的存在增加了捕获的难度。采用自相关副峰消除技术(ASPeCT)在原有的BOC码相关支路的基础上增加一条伪码相关支路,可以有效削弱码相位检测函数的副峰,避免误捕获,是一种性能良好的BOC信号捕获技术。提出一种采用二维并行快速搜索的在FPGA芯片中实现ASPeCT捕获技术的方案,可以显著缩短捕获时间。在理论分析和仿真验证的基础上,采用Verilog硬件描述语言在接收机FPGA+DSP平台上编程实现,在露天测试中,成功捕获到Galileo E1B卫星导航信号,并对ChipScope采集的数字中频信号的多普勒频率和码相位静态捕获结果进行验证,与同一段信号的Matlab仿真结果一致,证明所提出的技术方案正确合理可行。