星载遥感CCD相机高性能时序发生器的研制

文章介绍了星载遥感CCD相机高性能时序发生器的研制过程。根据TDICCD驱动时序信号的特点,采用先进的EDA工具（包括Libero IDE、Synplify Pro、Modersim等）对时序发生器进行了设计、综合、仿真。研究了反熔丝现场门阵列（Field Programmable Gate Aarray,FPGA）器件自身结构的特点,在自动布局布线的基础上采用人工干预的方法对局部寄存器和逻辑门进行了合理布局布线,优化输出I/O时序,使得驱动CCD的水平转移信号之间偏斜最小,并精确调整了水平转移信号的相位关系,从而提高了CCD模拟信号的精度,使时序发生器达到最佳性能,同时缩短了研制周期、降低了成本。     

数字时序装置的研究

全数字时序装置由控制存贮器、隔离功率放大器及安全监视电路组成。其可靠性高,通用性好,修改参数灵活,响应速度快,体积小,重量轻,抗干扰能力强。使用两台数字时序装置可完成运载火箭的全部时序要求,而用机械指令装置则需三台以上     

程序控制数据采集系统

本文主要叙述遥测系统采用程序控制数据采集器的工作原理和结构。讨论其硬件和应用程序,并根据遥测系统的一般信号帧结构探讨实现变测量点、变采样率的可能性。提出控制器的基本框图、相应指令及寻址方式,画出信号帧格式流程图。最后,结合具体例子介绍如何依据被测参数的指标要求,安排信号帧格式和确定流程图。     

基于SDP的LINK11数据链对抗系统

LINK11数据链是美国海军和空军采用的一种战术数据通信方式,对LINK11信号进行干扰和破解是电子对抗中的一项重要课题。根据其信道构成特点和信号调制方式,提出了一整套识别、解调以及干扰算法,并分别在基于DSP的软件无线电装备上实现,构成了LINK11数据链对抗系统。     

一种基于状态转移的雷达脉冲时序特征描述方法

雷达脉冲具有时间序列的明显活动规律,传统的基于脉冲描述字的雷达脉冲频繁序列提取,只能获取脉冲序列片段,序列片段之间的时序关系不明确,无法描述整个信号的时序特征。提出了一种基于状态转移矩阵的雷达脉冲时序特征描述方法,将雷达脉冲时序分为固定序列和概率转移,通过挖掘出的雷达脉冲重复间隔序列,按照状态转移矩阵的模型,完成时序片段的拼接,描述整个雷达信号的脉冲时序特征,从而为雷达信号时序特征和工作模式研究提供依据。     

基于FPGA的高性能回收控制器的设计与实现

针对中国新一代载人飞船对回收着陆系统的高可靠、高实时、不可逆、一次成功等要求,为了使回收分系统控制单元在复杂控制模式下高精确完成弹减速伞、弹主伞、抛防热大底、着陆缓冲控制等相关的动作,设计了以现场可编程门阵列（Field Programmable Gate Array,FPGA）为核心处理器装置的控制单元,实现了对航天器的现有减速与缓冲装置的可靠、精确地控制。该控制器采用三模冗余（Three Mode Redundancy,TMR）控制策略,程序上采取了复杂状态机等并行执行的控制逻辑,系统上采取了3个分时启动电路,输出上采取了具有自反馈校正的同步校验信号系统。在满足产品上电浪涌电流的同时,以三取二方式有效的输出规定脉宽时序的指令信号,满足了后一级执行机构的动作需求。实物产品飞行试验验证结果显示,回收控制器启动特性、指令时间、响应性能均满足航天器现有减速与缓冲装置要求,可为同类型其他设计提供一定的借鉴和参考。     

箭遥时间指令参数实时处理方法研究

火箭遥测数据的实时挑点处理结果是发射中心实时监视火箭飞行状态的重要依据,尤其是时间指令参数的处理结果为判别运载火箭发动机点火、关机、星箭分离等关键事件发生与否提供主要依据。根据某型号运载火箭时间指令参数在遥测帧格式中的波道和码位分配,分析目前箭遥时间指令实时处理方法存在的缺陷,提出"增加判别帧数,充分利用冗余信息",通过分析"时序指令"与"时串指令"间存在的"关联"建立"关联知识库",使用知识库进行辅助判别,实现不错判、不漏判的改进设想。     

超高速撞击声发射信号在Whipple结构中的传播时序特性研究

为研究屏/舱声发射信号传播时序特性,以典型Whipple防护结构为例,利用二级轻气炮对其进行超高速撞击实验。首先,利用独立于靶件的“遮挡板”阻挡弹丸击穿前板形成的二次碎片云撞击后板,利用布置在前、后板特定位置的超声换能器采集单纯的前板声发射信号,分析信号模态特征,结果表明：前板信号主要包括S0、A0和S2等三种模态板波,经圆柱支撑构件传播进入后板之后,全部转换为A0模态板波。在此基础上,建立了屏/舱声发射信号到达时序预测公式。其次,撤除遮挡板,利用布置在后板特定位置的超声换能器采集前、后板信号的混叠信号,分析两种信号的到达时序并与预测结果进行对比,结果验证了达时序预测公式的有效性。     

高速帧转移型面阵CCD器件的时序设计

介绍了512×512高速帧转移面阵CCD器件时序设计的方法。在分析器件结构和时序关系的’基础上,确定了时序设计的主要参数,并利用复杂可编程逻辑器件（CPLD）EPM7256AETC100—5实现了CCD器件工作所需的各种时序信号。通过时序仿真证明,设计方法正确可行,运行稳定。     

宽带噪声调频信号产生系统的数字化硬件实现

宽带高精度的噪声调频信号在现代电子干扰系统中应用广泛。传统的模拟或半数字化的噪声调频信号产生方式容易受到温度等环境因素的影响,已无法满足现代电子战中对噪声调频信号的要求。提出了一种新型的噪声调频信号产生方式,基于现场可编程门阵列FPGA的全数字化实现架构,通过直接数字频率合成DDS技术实现。FPGA的时序分析结果表明,该系统主频到达了250MHZ以上。对硬件实现电路的测试结果表明,该系统能够产生带宽超过300MHZ、带宽调整精度5kHz以内的噪声调频信号。