位同步提取环路带宽的自适应控制初探

本课题着重研究数字匹配滤波器的性能及在位同步提取环路带宽控制中的应用.先从理论上分析数字匹配滤波器的性能,并与模拟匹配滤波器的性能进行比较。继之,又用计算机模拟数字匹配滤波器的实现过程,重点研究了数字匹配滤波器参数对其性能的影响,模拟结果与理论上定量分析一致。随后,用电路实现了易于工程应用的数字匹配滤波器,并针对误码性能及数字匹配滤波器输出的各种状态进行了测试,实验结果与理论分析及计算机模拟结果相符。最后,该数字匹配滤波器在位同步提取锁相环路带宽的控制中,成功地实现环路带宽的自适应控制。     

宽带数字信道化接收机技术的热点和发展趋势

数字信道化接收机具有瞬时频带宽、动态范围大、能实现超宽带侦察的特点,能较好地满足现代电子战接收机的要求。首先介绍了数字信道化接收机的基本原理,在此基础上,重点分析了数字信道化接收机在信道化过程中的研究热点和难点,并简述了信道化接收机技术的发展趋势。     

单路硬件分时处理技术实现多路接收数字匹配滤波器

介绍了一种适用于数字卫星通信收端基带处理数字匹配滤波器的设计技术。这种数字匹配滤波器是一种基于数字信号处理器(DSP)TMX320C25实现的有限冲激响应(FIR)滤波器,其频率响应为平方根升余弦滚降形式。对接收的多路SCPC/FDMA信号,采用单路硬件分时处理技术可同时实现多路信号的数字匹配滤波。     

基于FPGA的多通道数字接收机设计与实现

针对多通道数字接收机在雷达和移动通信等领域的应用需求,提出了一种基于FPGA的4通道数字接收机的实现方案。采用4个AD9230芯片对射频模拟信号进行并行数字化处理,然后在FPGA中实现数字下变频和整个系统的配置;通过对积分梳状滤波器（CIC）和半带（HB）滤波器的级数和选通控制,实现覆盖范围为1～16384倍的抽取滤波...     

大动态大带宽数字接收机设计实现

大动态数字接收机是机场场面监视雷达的重要组成部分。论证了大动态、大带宽系统参数的选取,数字滤波器的MATLAB仿真设计,采用16位模数转换器,大容量FPGA构建数字接收机平台,解决了大动态、大带宽采样及其数字下变频处理问题,并高速光纤传输数据,给出设计分析及测试结果,该结果表明,信噪比满足系统动态范围的要求。该电路相对于模拟接收机有较高的性能,为现代雷达提供了一种高性能的数字接收机的解决方案,具有广泛的应用前景。     

高动态DS/FH混合扩频系统实现长伪码快速捕获的一种方法

针对长伪码与快速捕获的矛盾 ,设计了一种基于 FPGA技术的数字匹配滤波器 ,用于在高动态、低信噪比的 DS/ FH混合扩频系统中实现快速捕获。考虑多普勒频移的影响采用频率和码相位二维搜索。对将进入数字匹配滤波器的数据进行了降速处理 ,大大节省了硬件资源。仿真结果证明 ,采用数字匹配滤波器可在高动态环境下实现长伪码的快速捕获     

雷达对抗侦察宽带数字接收机

具有 1GHz瞬时带宽的数字接收机是雷达对抗侦察接收机的发展方向 ,也是目前研究的重点。介绍了FFT信道化接收机、多相滤波信道化接收机、单比特瞬时测频接收机的结构及信号处理流程 ,讨论了射频折叠信道化、射频直接信道化和射频跟踪滤波接收机的实现方法 ,重点研究了不同接收机对射频滤波器的要求 ,指出了实现上的难点     

侦察接收一体式宽带数字接收机设计

传统的电子战接收机或雷达接收机无法识别同时到来的宽带雷达信号,只能依据测频参数移动频域接收窗口实现非实时宽带侦察或接收。提出一种新式的宽带数字接收机研制方案,利用多相滤波器组形式设计信道化接收机,从而降低硬件工作参数要求,实现真正的宽带侦察与接收。     

分集接收机鉴相算法研究与设计

从介绍分集接收机的基本工作原理入手,着重论述分集接收机中差模环的两种鉴相算法,并给出两种算法在使用FPGA实现时的资源占用情况,最后介绍了两种算法在实际工程中的应用。     

基于快行FIR滤波器的数字下变频设计及FPGA实现

在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40％.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性.     

一种基于自适应波束形成的导引头抗干扰方法

传统的反辐射雷达导引头天线通常具有较宽的波束,且具有固定的波束方向图,这就必然导致不同空域的目标辐射信号和干扰信号同时进入导引头接收系统,严重影响导引头的测向性能,无法适应未来复杂电磁环境下工作的需要.为此,提出一种基于自适应数字波束形成技术的主动抗干扰方法,并研究该方法在导引头系统中应用的可行性.仿真结果表明,采用该...     

DBF\|SAR系统1比特量化设计

为解决DBF\|SAR系统数据率巨大和星上处理复杂的问题,提出了一种将各通道回波和距离向匹配滤波器都1比特量化的处理方法。首先证明当回波信噪比较低时,符号位已包含了目标的幅度信息,从而为1比特量化提供了可能;在此基础上,利用各通道间信号相关性强而噪声相关性弱的特点,通过数字波束成形技术,提高了系统信噪比。接着探讨了该方法的硬件实现结构和资源消耗情况。最后,仿真结果表明了方法的有效性。该方法在不明显降低成像质量的前提下,简化了系统电路设计和减小了数据率,对DBF\|SAR系统的工程实现有一定参考价值。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

Modified Rake architecture for GNSS receiver in a multipath environment

Multipath is one of the major error sources in satellite-based navigation systems. This paper proposes a new anti-multipath architecture, named Modified Rake (MRake), for Global Navigation Satellite System (GNSS) receiver. The architecture derives from RAKE receiver in communication system. It can track direct-path and multipath components separately from the received signal without consumption of much hardware resources or complex calculation. The MRake architecture uses an Amplitude Estimation Unit (AEU) to estimate the amplitude of each component, and a noncoherent DLL to adaptively control its time-delay. Since the receiver only uses the direct-path signal to calculate the user's position, the tracked multipath components are subtracted from the composite signal to reduce the multipath effect, and thus to reduce tracking error. MRake receiver shows better performance or consumes much fewer resources than traditional anti-multipath techniques.     

基于多相滤波原理的侦收机信道化方法

文章研究了基于多相滤波原理的接收机信道化方法,与传统低通滤波信道化法相比,降低了计算复杂度,易于实时分析。     

中频软件无线电接收机的设计与实现

文章通过对软件无线电基本理论的研究,得出一种多相滤波数字正交变换的中频软件无线电结构,A/D的采样频率只有原采样频率的一半,这样就降低了对采样器件的要求。为了降低后续DSP处理速度需求压力,文中利用FPGA实现了多相滤波数字正交变换结构的延迟滤波,证明了这种结构的正确性和可行性。