可编程器件的VHDL设计

新型的可编程逻辑器件（ＰＬＤ）已经显著改变了数字系统的设计过程,且超高速集成电路硬件描述语言（ＶＨＤＬ）在设计流程中的作用日益显著,简要讨论在ＰＬＤ的ＶＨＤＬ设计中的一些注意事项,以期提高ＶＨＤＬ编码的效率和精确度。     

可编程逻辑器件的VHDL设计

新型的可编程逻辑器件（ＰＬＤ）已经显著改变了数字系统的设计过程,且超高速集成电路硬件描述语言（ＶＨＤＬ）在设计流程中的作用也日益显著。简要讨论在ＰＬＤ的ＶＨＤＬ设计中的一些注意事项,以期提高ＶＨＤＬ编码的效率和精确度。     

基于3DES算法的SRAM工艺FPGA加密设计

本文提出了一种基于3DES算法的SRAM工艺FPGA加密设计方法,并详细描述了3DES加密算法的模型以及其硬件设计过程,最后给出3DES加密算法的硬件实现仿真时序图以及在FPGA中的实现结果.     

一种基于FPGA的简易逻辑分析仪

基于FPGA的逻辑分析仪是以可编程逻辑器件ACEX1K30TC144-3为控制核心，由输入电平调理模块、数据采集模块、数据处理模块、数据存储模块、信号输出模块等组成。数据采集模块、数据处理模块和数据存储模块全部由可编程逻辑器件内部实现，其中数据存储模块有效地利用了FPGA内部的RAMIP核，提高了系统的工作速度及可靠性。系统的采样速率最高可达1MHz，存储深度为1k。系统的硬件电路精炼，稳定性好。逻辑分析仪输出到示波器上同时显示被测的8路信号，十分清晰、稳定。     

基于FPGA的数字存储示波器

基于FPGA的数字存储示波器,以可编程逻辑器件ACEX1K30TC144-3和89c51单片机为核心,由通道输入调整、数据采集、数据处理、波形显示和操作面板等功能模块组成.系统中的数据采集及数据处理模块,采用了FPGA内制的RAM IP核,使系统的工作频率基本不受外围器件影响,经maxplusⅡ延时分析,其内核频率可以达到40 MHz以上,这对于数据处理速度和实时性要求比较高的应用领域具有重要的意义.     

PowerPC桥/存储器控制器FPGA验证平台的设计

针对PowerPC桥/存储器控制器功能逻辑的验证需求,采用软硬件协同测试的方法构建基于FPGA的逻辑功能验证平台.通过采用激励-响应的功能测试方法和无缝移植嵌入式操作系统、应用程序的软件测试方法,对待测逻辑功能进行差错验证.实践表明,该验证平台的调试方式全面,故障定位准确,有效提高验证效率,缩短开发周期.     

基于VHDL语言的数字秒表的实现

以FPGA为核心的数字秒表,具有外围电路少、集成度高、可靠性强等特点.该数字秒表的设计是以VHDL为开发工具,以QuartusⅡ为软件平台,采用模块化设计,并通过数码管驱动电路动态显示计时结果.给出部分模块的VHDL,源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性.     

嵌入式存储器自修复电路的设计与仿真

介绍了一种存储器自修复电路的仿真设计,其中内建自测试模块中的地址生成器采用LFSR设计,它面积开销相当小,从而大大降低了整个测试电路的硬件开销。而内建自修复模块采用基于一维冗余（冗余行块）结构的修复策略设计。通过16×32比特SRAM自修复电路设计实验验证了此方法的可行性。     

基于FPGA和LMD18200的步进电机控制系统

提出了一种控制步进电机的设计方法,结合MCU、FPGA和增量型编码器构成了一个完整的运动控制平台。系统由总线接口单元、闭环控制单元、PWM脉宽调制单元和LMD18200驱动单元组成。实践表明,利用LMD18200驱动逻辑能够使步进电机高效稳定地运行,有效降低了电机运行中的噪声和起动、停止时的振动,使用效果好于大部分常规步进电机驱动方法。     

基于FPGA的无刷力矩电机伺服控制系统研究

设计了基于FPGA平台无刷力矩电机的导弹用电动舵机控制系统方案。试验和应用证明该系统具有体积小、无需减速机构、响应速度快、输出转矩大、控制精度高等特点,适合制导炸弹用舵系统控制。     

基于FPGA内置RAM的抗辐射有限状态机设计

在现代卫星设计中广泛使用的可重构现场可编程门阵列(FPGA),在空间高能粒子的影响下很容易产生单粒子翻转(SEU),从而功能紊乱甚至失效。在面向航天应用的FPGA设计中,必须采用容错设计技术来弥补器件本身抗辐射能力的不足。本文首先分析了有限状态机(FSM)的内部结构,并指出由于自身电路结构的特点,传统的FPGA容错设计方法应用于FSM时有一定的局限性。然后,针对基于FPGA的FSM容错设计技术进行了研究,根据现代FPGA的结构特点,提出了一种基于FPGA内置双端口随机存取存储器(RAM)、具有周期校验功能的FSM设计方案。经过可靠性分析和实验可以看出,与采用传统容错设计方法的FSM相比,采用本文方案构建的FSM在太空辐射环境下具有更高的长期可靠性、更小的FPGA资源占用量和更低的功耗。     

一种基于FPGA的全帧率图像处理方法

针对图像算法在FPGA内的硬件化实现问题,提出了一种全帧率处理的思路,并提供了两种具体的可供参考的设计方法——基于像素流缓冲的卷积核处理技术和基于相邻图像帧相关性的图像参数提取技术。通过其可以方便地设计并实现大部分空间域图像处理算法及其任意组合的硬件逻辑电路,并达到与图像输入帧率相同的处理速度。以Canny算子的硬件化实现为例验证了设计理念。实验结果表明,全帧率图像方法具有可操作性强、实时性好、符合结构化模块化设计的特点,特别适合于对实时性要求高的嵌入式视觉系统。     

基于FPGA的永磁同步电机电流环带宽拓展的比较研究

分析了电流环的数学模型,导出了电流环闭环传递函数,得出带宽的大小与系统延时的大小成反比。传统基于数字信号处理器的PMSM电流环的延时比较大,转速变化越大,带宽的影响越明显,而采用现场可编程门阵列FPGA控制的PMSM,可以将电流环的延时缩小一倍,进而改善速度环的响应能力并试验验证理论分析。     

面向雷达天线平台的容错纠错策略及其FPGA实现

 针对雷达天线平台可能出现的传感器故障,提出了一种容错纠错策略。如果雷达天线平台周围的3条驱动腿中的某一个传感器发生故障,则可根据空间闭链机构约束,由其他正常工作驱动腿的传感器和中间从动腿的冗余传感器的测量值计算出故障传感器的应测值。推导了对应的位移传感器故障的容错重构算法,研究了基于现场可编程门阵列（FPGA）的上述容错策略的硬件实现方法。通过引入坐标旋转数字计算（CORDIC）算法使得FPGA运算中只需进行基本的移位和加/减操作;设计了基于FPGA的循环高速流水线处理器结构,使得重构算法的在线计算速度大大提高。仿真模拟了突变型传感器故障,结果表明,所提容错纠错方案能有效地保证雷达天线平台运行的安全性和可靠性。     

以嵌入式CPU和FPGA为基础的嵌入式系统架构

介绍了以嵌入式CPU和FPGA为基础构建的嵌入式控制系统,以此为基础,总结出一种面向嵌入式高端应用的通用架构.通过分析Vxworks操作系统及应用软件在该嵌入式系统中的作用,讨论了如何划分嵌入式系统的软硬件功能.     

一种烧写TMS320F2xxDSP片内 Flash存储器的方法

文章分析了TMs320F2xxDsP片内Flash存储器的特点和算法基础,开发了一种通过JTAG接口烧写TMS320F2xxDSP片内Flash的方法,介绍了该烧写方法的思路,最后给出了详细的软件流程。实验结果证明：该烧写方法简单有效,使用灵活,可靠性高,对DSP开发者具有一定的参考价值。