一种基于IP内核的PCI总线接口设计方法研究

PCI总线是数据处理器访问和管理系统资源核心部件,为处理器提供数据采集、信息访问和资源管理的有效途径.针对PCI总线协议的复杂性、以及PCI总线管理的需求,采用PCI Core内核技术,使用FPCA进行64位、66M的PCI总线接口设计,将可重用PCI Core和PCI用户应用设计集成在一个FPGA芯片中,实现PCI总线的管理,并通过对顶层文件的仿真,检测设计功能的正确性.该方法降低了设备的成本,缩短开发周期,给用户设计提供了很大的灵活性.仿真结果表明,PCICore和用户应用设计功能正确,能够满足设计要求.     

单片机和可编程逻辑器件通用接口设计及应用

在研制基于单片机的智能仪器“导爆索、雷管爆速校准仪”的过程中，引入可编程逻辑器件来处理超过单片机处理能力范围的高速信号，并开发了一套有效结合单片机和可编程逻辑器件的方法。     

基于VHDL的I^2C总线IP核的设计

简述了I~2C总线的特点；并详细描述了一种在FPGA中实现I~2C总线IP核的设计方法；最后给出I~2C总线IP核在主模式下的收发数据仿真时序图以及实现结果。     

PCIE总线访问超时问题的分析与研究

PCIE访问超时问题是PCIE架构产品的常见问题,会导致处理器进入异常状态,软件任务挂起,功能失效。本文从问题机理分析,给出了行之有效的解决方案,并对解决方案进行了对比分析,可有效提升PCIE架构应用的可靠性。     

基于IP核的可扩展机载图形引擎设计

先进座舱显示系统要求新一代机载图形引擎必须在具备较强图形实时渲染性能的同时,满足可靠性、可扩展性等航空产品的特定需求。本文分析了传统机载图形引擎实现技术的局限性,给出了基于IP核的可扩展机载图形引擎架构及设计实现。这种图形引擎在图形渲染性能和可靠性、可扩展性等之间取得平衡,支持基于模型的图形软件开发,同时满足成本控制和长生命周期支持等需求。     

基于PCI总线接口的SD主控制器的设计与实现

SD卡已在消费型电子产品中得到了广泛应用,在显示控制系统中如何实现对SD卡的支持也变得很重要,而目前在机载计算机中占主流的PowerPC微处理中没有集成SD主控制器,因此研究和实现在PowerPC模块中对SD卡的读写访问就显得很有意义。在分析SD主控制器规范的基础上,采用功能模块化的方法,设计和实现了基于PCI总线接口,支持DMA传输的SD主控制器。测试结果表明,该SD主控制器数据传输稳定,并且具有硬件逻辑方便移植、重构的特点,可应用于PCI总线接口的嵌入式系统中。     

基于FPGA的高速LVDS接口的实现

给出了一种基于FPGA的高速LVDS接口设计,利用FPGA内部的SelectIO资源,设计并构造了LVDS接口发送单元、LVDS接口接收单元和对齐状态机。并基于Xilinx Virtex-5平台成功搭建了一个500 Mb/s高速LVDS串行互联系统,通过仿真和测试,验证了系统的有效性,为后续采用FPGA实现各种高速协议奠定了良好的基础。     

一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

基于PCI Express总线的接口模块设计与实现

为满足高度综合化发展对嵌入式处理系统交联信号的多样性要求,提出了一种基于PCI Express总线架构的多功能接口模块的设计实现方案。采用一片FPGA作为逻辑设计芯片,实现了包括FC、RS422、ARINC429、USB、IDE等多种接口,满足了综合化发展对模块功能、功耗和重量等要求,可通用于各类综合处理系统接口设计中。     

基于KMDF的PCI Express设备驱动设计

针对微软推出的新一代的驱动模型框架WDF,介绍了其内核模式驱动开发的框架KMDF,设计实现了一种针对PCI Express端点设备的驱动程序,使用自主研发的基于FPGA的PCI Express数据加密卡对其进行了验证,实验表明基于KMDF的驱动程序能稳定、可靠地工作。     

基于PCI总线的LXI B类接口模块设计

介绍了在LXI C类接口模块的基础上,设计的基于PCI总线的LXI B类接口模块。重点解决了基于IEEE1588协议的LXI精密时钟同步技术。在模块设计中采用了FPGA对时间信息加盖时戳和直接获取网络数据包的方法,以提高系统的定时精度。该模块可以与传统仪器组合,构成低成本、高性能的LXI仪器。     

基于CPLD/FPGA的串行异步通信(UART)接口电路设计

UART（Universal Asynchronous Receiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。通过应用EDA技术，基于CPLD／FPGA器件设计与实现UART的波特率产生器、UART发送器和接收器及其整合电路，目的是熟练运用VHD语言，掌握CPLD芯片的使用。     

一种基于FPGA的简易逻辑分析仪

基于FPGA的逻辑分析仪是以可编程逻辑器件ACEX1K30TC144-3为控制核心，由输入电平调理模块、数据采集模块、数据处理模块、数据存储模块、信号输出模块等组成。数据采集模块、数据处理模块和数据存储模块全部由可编程逻辑器件内部实现，其中数据存储模块有效地利用了FPGA内部的RAMIP核，提高了系统的工作速度及可靠性。系统的采样速率最高可达1MHz，存储深度为1k。系统的硬件电路精炼，稳定性好。逻辑分析仪输出到示波器上同时显示被测的8路信号，十分清晰、稳定。