| 高速RS编码器的FPGA实现 |
| |
| 引用本文： | 于伟,李文.高速RS编码器的FPGA实现[J].中国空间科学技术,1999,19(4):67-71. |
| |
| 作者姓名： | 于伟 李文 |
| |
| 作者单位： | 西安空间无线电技术研究所!西安710000 |
| |
| 摘 要： | ＲＳ码广泛应用于卫星通信，移动通信和数据存储等领域中，研究用现场可编程编辑阵列（ＦＰＧＡ）实现高速ＲＳ码编码器；对硬件实现中的主要问题做了分析和讨论，仿真和实际测试结果均表明，编码器原理样机功能正常，吞吐率可达２００Ｍｂｉｔ／ｓ。
|
| 关 键 词： | 可编辑逻辑阵列 编码器 设计 实时仿真 |
Implem entation of R S Code with FPGA |
| |
| Yu Wei,Li Wen,Ju Dehang.Implem entation of R S Code with FPGA[J].Chinese Space Science and Technology,1999,19(4):67-71. |
| |
| Authors: | Yu Wei Li Wen Ju Dehang |
| |
| Abstract: | A high speed Reed Solom on ( R S) encoder prototype is im plem ented w ith F P G A ( Field Program m able Gate Array). Som e key points in the design ofthe R Sencoderhardw are are discussed. The results obtained by test and tim ing sim ulation show that thethroughput of the prototype can be up to 200 Mbit/s. |
| |
| Keywords: | Program m able logic array Encoder Design Realtim e sim ulation |
| 本文献已被 CNKI 维普 等数据库收录！ |
