| 基于JTAG的板级可测试性设计 |
| |
| 引用本文： | 张国栋,朱平云,曲晖,陈望达,刘开辉.基于JTAG的板级可测试性设计[J].海军航空工程学院学报,2005,20(1):173-176. |
| |
| 作者姓名： | 张国栋 朱平云 曲晖 陈望达 刘开辉 |
| |
| 作者单位： | 海军航空工程学院研究生管理大队，海军航空工程学院科研部，海军航空工程学院研究生管理大队，海军航空工程学院科研部，海军航空工程学院科研部 烟台，264001，烟台，264001，烟台，264001 |
| |
| 摘 要： | 阐述了JTAG技术的采用给电路板的可测试性带来的改善,从设计方法、优化策略以及实现技术等几个方面,讨论了利用边界扫描技术进行电路板的可测试性设计。
|
| 关 键 词： | 电路板 可测试性 边界扫描 JTAG |
| 修稿时间： | 2004年8月28日 |
Board-Level Design for Testability Based on JTAG |
| |
| ZHANG Guo-dong,ZHU Ping-yun,QU Hui,CHEN Wang-da,LIU Kai-hui.Board-Level Design for Testability Based on JTAG[J].Journal of Naval Aeronautical Engineering Institute,2005,20(1):173-176. |
| |
| Authors: | ZHANG Guo-dong ZHU Ping-yun QU Hui CHEN Wang-da LIU Kai-hui |
| |
| Abstract: | The use of JTAG technology can bring great improvement to testability for circuit board. How to use boundary scan technology to design circuit board for testability is discussed from designed method, optimization strategy and so on. |
| |
| Keywords: | circuit board testability boundary scan JTAG |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
