|
|||||
|
|
| 某雷达数据处理机时序控制模块的设计与实现 | |
| 引用本文： | 黄韬.某雷达数据处理机时序控制模块的设计与实现[J].航空计算技术,1997(1). |
| 作者姓名： | 黄韬 |
| 作者单位： | 航空工业总公司航空计算技术研究所!西安，710068 |
| 摘 要： | 时序控制模块做为某雷达数据处理机的核心模块，为雷达整机提供各种定时信号，同时还提供与TV显示处理机、指挥仪、敌我识别器等的交联信号．文章详细介绍了采用超大规模集成电路设计时序控制模块的方法． |
| 关 键 词： | 时序控制 CPLD FPGA |
| 本文献已被 CNKI 等数据库收录！ | |