| 基于VHDL的Viterbi译码器的实现 |
| |
| 引用本文： | 陈朝晖,孙延鹏.基于VHDL的Viterbi译码器的实现[J].沈阳航空工业学院学报,2005,22(2):49-51. |
| |
| 作者姓名： | 陈朝晖 孙延鹏 |
| |
| 作者单位： | 沈阳航空工业学院电子工程系,辽宁,沈阳,110034 |
| |
| 摘 要： | 介绍了一种运用VHDL来实现维特(Viterbi)译码器的方法。详细描述了维特比译码器的优化算法和用VHDL语言实现原理。电路在集成开发环境MAX PLUSII下可以完成设计、仿真、适配并下载。文中给出了维特比译码器顶层设计电路图，以及电路的主要模块和总体电路的仿真结果。其仿真结果表明，用VHDL实现维特比译码器是一种快速有效的方法。
|
| 关 键 词： | VHDL 维特比 译码器 |
| 文章编号： | 1007-1385(2005)02-0049-03 |
| 修稿时间： | 2004年12月5日 |
Implementation of Viterbi encoder based on VHDL |
| |
| CHEN Zhao-hui,SUN Yan-peng.Implementation of Viterbi encoder based on VHDL[J].Journal of Shenyang Institute of Aeronautical Engineering,2005,22(2):49-51. |
| |
| Authors: | CHEN Zhao-hui SUN Yan-peng |
| |
| Abstract: | |
| |
| Keywords: | VHDL Viterbi encoder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
