首页 | 本学科首页   官方微博 | 高级检索  
     检索      

基于HSP50110、HSP50210和FPGA的机载超短波电台接收通道设计
引用本文:李建强,王刚.基于HSP50110、HSP50210和FPGA的机载超短波电台接收通道设计[J].航空电子技术,2006,37(2):6-9,19.
作者姓名:李建强  王刚
作者单位:空军工程大学工程学院,西安,710038
摘    要:介绍了基于软件无线电原理利用Intersil公司下变频芯片HSP50110、科斯塔斯环芯片HSP50210和FPGA芯片EP1C12实现的某机载超短波电台数字扩频接收机通道,它可以完成AM、FM、FSK、PSK等常用调制方式的下变频、同步、解调及伪码的快速并行捕获与跟踪。系统带宽8.1218MHz,用FPGA实现了一种新的全并行捕获延迟锁定环算法,捕获时间不大于一个伪码周期,抗干扰容限大于80dB。

关 键 词:接收机通道  软件无线电  FPGA  捕获与跟踪
文章编号:1006-141X(2006)02-0006-04
修稿时间:2006年4月3日

The Direct Sequence Spread Spectrum Receiver Channel Design Based on HSP50110, HSP50210 and FPGA
LI Jian-qiang,WANG Gang.The Direct Sequence Spread Spectrum Receiver Channel Design Based on HSP50110, HSP50210 and FPGA[J].Avionics Technology,2006,37(2):6-9,19.
Authors:LI Jian-qiang  WANG Gang
Abstract:Based on SDR theory, this paper introduces the digital direct sequence spread spectrum(DSSS) receiver channel design of airborne VHP broadcasting station using HSP50110, HSP50210 and FPGA. HSP50110 and HSP50210 chips are ideal for achieving demodulation applications with multiple demodulating modes such as PSK, FSK, FM and AM signal.Especially this paper introduces a new FPGA algorithm of capture and tracking of Pseudo Noise(PN) code .The capturing time is less than 1 PN cycle, and the immunity margin is more than 80dB.
Keywords:receiver channel  SDR  FPGA  Capture and Tracking
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号