| 高性能串行维特比译码器的设计 |
| |
| 引用本文： | 应国平.高性能串行维特比译码器的设计[J].航空电子技术,2005,36(4):5-9. |
| |
| 作者姓名： | 应国平 |
| |
| 作者单位： | 中国航空无线电电子研究所,上海,200233 |
| |
| 摘 要： | 卷积纠错编码广泛应用于各种通信领域,包括无线通信、视频点播等。如何来设计高性能的维特比译码器将最终决定一个通信系统的抗误码性能和数据纠错性能。本文提出了一种实用的设计思路,在ALTERA公司的STRATIX系列FPGA上实现了超过256kbps信源速率的全串行(2,1,7)维特比译码器。
|
| 关 键 词： | 卷积 维特比译码 FPGA |
| 文章编号： | 1006-141X(2005)04-0005-05 |
| 修稿时间： | 2002年5月19日 |
A Design of Serial Viterbi Decoder with High Performance |
| |
| YING Guo-ping.A Design of Serial Viterbi Decoder with High Performance[J].Avionics Technology,2005,36(4):5-9. |
| |
| Authors: | YING Guo-ping |
| |
| Abstract: | |
| |
| Keywords: | Communication convolution viterbi decoder FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
