|
|||||
|
|
| FPGA实现高速全并行DFT／IDFT处理器的设计 | |
| 引用本文： | 杨光文,李立,杨新权,谢耀菊. FPGA实现高速全并行DFT／IDFT处理器的设计[J]. 空间电子技术, 2009, 6(4): 80-83 |
| 作者姓名： | 杨光文 李立 杨新权 谢耀菊 |
| 作者单位： | 中国空间技术研究院西安分院,西安710000 |
| 摘 要： | 文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源，减少复杂逻辑，采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式，尽量避免瓶颈的出现，提高系统时钟频率，达到高速处理，满足高速解调的要求。 |
| 关 键 词： | 数字信号处理 现场可编程门阵列 快速傅里叶变换 加窗运算 |
Realization High-Speed-Parallel-DFT/IDRF Processor in FPGA |
|
| Yang Guangwen Li Li Yang Xinquan Xie Yaoju. Realization High-Speed-Parallel-DFT/IDRF Processor in FPGA[J]. Space Electronic Technology, 2009, 6(4): 80-83 | |
| Authors: | Yang Guangwen Li Li Yang Xinquan Xie Yaoju |
| Affiliation: | Yang Guangwen Li Li Yang Xinquan Xie Yaoju (China Acaduey of Space Technology(Xi＇an) ,Xi＇an 710000 ,China) |
| Abstract: | This paper introduces DFT/IDFT processor realization ways and means in high-speed digital demodulator with Virtex- 4 series FPGA in Xilinx. There take full advantage of hardware-resource in FPGA , which reduce complex Boolean calculation, which realize calculation for digital-down-conversion,window,DFT,low filter, IDFT and so on. Then all of design abstain calculation choke point with pipe-line and parallel,which enhance calculation rate ,and fulfill high-speed-digital demodulation. |
| Keywords: | Digital signal processor FPGA DFT Window |
| 本文献已被 维普 等数据库收录！ | |