|
|||||
|
|
| 存储器阵列的奇偶校验电路设计探讨 | |
| 引用本文： | 许平.存储器阵列的奇偶校验电路设计探讨[J].航空计算技术,1997,27(4):23-27. |
| 作者姓名： | 许平 |
| 作者单位： | 西安航空工业总公司航空计算技术研究所!西安，710068 |
| 摘 要： | 奇偶校验电路是一种最小码距为2的一种随机存储器（SRAM）的故障测试方法，实践证明，该方法能够测出的差错占全部存储器差错的97％以上．文章论述了标准INTEL80286计算机的存储器阵列的奇偶校验电路的基本原理；详细地讨论了奇偶校验电路的设计及测试方法． |
| 关 键 词： | 奇校验 偶校验 故障触发条件 组合逻辑 |
| 本文献已被 CNKI 维普 等数据库收录！ | |