TDICCD时序设计在FPGA中的工程实现 |
| |
引用本文: | 万旻,李涛.TDICCD时序设计在FPGA中的工程实现[J].运载火箭与返回技术,2006,27(3):34-40,27. |
| |
作者姓名: | 万旻 李涛 |
| |
作者单位: | 北京空间机电研究所,北京100076 |
| |
摘 要: | 文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整;利用模块化思想提高了代码的可重用性、可测试性、可读性。最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。
|
关 键 词: | FPGA TDICCD 时序逻辑设计 模块化设计 代码优化 |
收稿时间: | 2006-07-10 |
A Kind of FPGA Engineering Realization of TDICCD Timing Design |
| |
Authors: | Wan Min Li Tao |
| |
Abstract: | |
| |
Keywords: | FPGA TDICCD Timing logic design Modular design Code optimization |
本文献已被 维普 等数据库收录! |
|