|
|||||
|
|
| FPGA设计中的亚稳态问题及其预防方法研究 | |
| 作者姓名： | 杨岩岩, 司倩然, 马贤颖, 杨少敏 |
| 作者单位： | [1]国家知识产权局专利局专利审查协作北京中心,北京100190; [2]北京跟踪与通信技术研究所,北京100094 |
| 摘 要： | 由于在复杂FPGA（Field Programmable Gate Array,现场可编程门阵列）设计中存在跨时钟域,通常会产生亚稳态现象.为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响.根据不同的信号同步类型,针对单比特电平信号、脉冲信号和边沿信号,分别给出基于触发器级联的跨时钟域信号同步方法;针对并行信号,提出基于异步FIFO （First In First Out,先进先出队列）和握手协议的跨时钟域同步方法;并通过仿真手段分析信号同步方法的有效性及其适用范围.结果表明：这些方法能够正确有效地完成跨时钟域信号同步,预防可能出现的亚稳态问题,从而提高复杂FPGA设计的可靠性和稳定性. |
| 关 键 词： | 跨时钟域 亚稳态 现场可编程门阵列(FPGA) 同步器 异步电路 |
| 本文献已被 维普 等数据库收录！ | |