基于RISC-V的多核可重构处理器架构研究 |
| |
引用本文: | 刘强,关宁,王冠雄,杨凯,黄硕.基于RISC-V的多核可重构处理器架构研究[J].航天标准化,2020(2):24-27. |
| |
作者姓名: | 刘强 关宁 王冠雄 杨凯 黄硕 |
| |
作者单位: | 上海航天电子技术研究所/八院智能计算技术重点实验室,上海,201109;上海航天电子技术研究所/八院智能计算技术重点实验室,上海,201109;上海航天电子技术研究所/八院智能计算技术重点实验室,上海,201109;上海航天电子技术研究所/八院智能计算技术重点实验室,上海,201109;上海航天电子技术研究所/八院智能计算技术重点实验室,上海,201109 |
| |
摘 要: | 介绍了一种多核可重构处理器架构。该架构利用可重构片上互连使得锁步技术引入的冗余核可以分时复用,充分发挥多核带来的性能增长。在该架构下,软件开发人员可以通过对任务进行关键等级划分,使得非关键任务可以线程级并行执行,关键任务锁步执行,满足星载计算机对高可靠和高性能的需求。提供了该架构基于RISC-V (第五代精简指令集)的一种实现,并阐述了该架构下的软硬件配合机制。
|
关 键 词: | 计算机处理器 锁步技术 可重构片上互连 星载计算机 RISC-V |
Research for multi-core reconfigurable processor architecture based on RISC-V |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 万方数据 等数据库收录! |
|