| 高码速率QPSK解调器的设计 |
| |
| 引用本文： | 杨东亮,罗志强,许家栋.高码速率QPSK解调器的设计[J].航空计算技术,2008,38(2):104-106. |
| |
| 作者姓名： | 杨东亮 罗志强 许家栋 |
| |
| 作者单位： | 西北工业大学,电子信息学院,陕西,西安,710072 |
| |
| 摘 要： | 对目前通信中急需的高码速率传输设备进行了研究,首先分析了硬判决环的工作原理和设计方法,并且以此算法为基础在硬件上实现了高达百兆QPSK解调器的设计.整个硬判决环的算法设计是基于Altera公司的QuartusII开发平台,并在CycloneII系列FPGA中实现.用FPGA实现硬判决算法具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向.而整套其它外围模块包括解调芯片、AD芯片、DA芯片、RF合成器等都是采用的非常高端的芯片来实现的.
|
| 关 键 词： | QPSK 高码速率 载波恢复 解调器 |
| 文章编号： | 1671-654X(2008)02-0104-03 |
| 修稿时间： | 2008年1月11日 |
Design of High-speed QPSK Demodulator |
| |
| YANG Dong-liang,LUO Zhi-qiang,XU Jia-dong.Design of High-speed QPSK Demodulator[J].Aeronautical Computer Technique,2008,38(2):104-106. |
| |
| Authors: | YANG Dong-liang LUO Zhi-qiang XU Jia-dong |
| |
| Abstract: | |
| |
| Keywords: | QPSK high-speed rate carrier recovery demodulator |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
