| 基于GPU的LDPC存储优化并行译码结构设计 |
| |
| 作者姓名： | 葛帅 刘荣科 侯毅 |
| |
| 作者单位： | 北京航空航天大学电子信息工程学院,北京,100191;北京航空航天大学电子信息工程学院,北京,100191;北京航空航天大学电子信息工程学院,北京,100191 |
| |
| 基金项目： | 航空电子系统综合技术重点实验室和航空科学基金联合资助项目(20115551022) |
| |
| 摘 要： | 提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9～34.8倍.
|
| 关 键 词： | 准循环低密度奇偶校验码 图形处理单元 多帧处理 分层译码算法 存储优化 |
| 收稿时间： | 2012-04-18 |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《北京航空航天大学学报》浏览原始摘要信息 |
|
点击此处可从《北京航空航天大学学报》下载免费的PDF全文 |
|
